Filters
total: 9841
filtered: 6698
-
Catalog
- Publications 6698 available results
- Journals 47 available results
- Conferences 13 available results
- People 144 available results
- Inventions 22 available results
- Projects 52 available results
- Laboratories 4 available results
- Research Teams 4 available results
- Research Equipment 7 available results
- e-Learning Courses 151 available results
- Events 13 available results
- Open Research Data 2686 available results
Chosen catalog filters
displaying 1000 best results Help
Search results for: FPGA PROTOTYPING SYSTEM
-
Code development of a DSP-FPGA based control platform for power electronics applications
PublicationThis paper focuses on the implementation of power electronics algorithms in control platforms based on DSP-FPGA. Today’s power electronics technology demands high power computation with high speed interfacing at the same time. The most popular configuration is a DSP for the former and a FPGA for the latter. The main goal of this work was to develop a generic control system for power electronics application, but it is explained...
-
Container monitoring system
PublicationW pracy przedstawiono koncepcję systemu monitorowania kontenerów przewożonych drogą morską. Scharakteryzowano główne cechy oraz przedstawiono modułowo-warstwowy schemat funkcjonalny. Ponadto opisano założenia funkcjonalno-użytkowe dotyczące Inteligentnego Modułu Kontenerowego (SCM), będącego podstawowym elementem składowym systemu. Przedstawiono również główne zadania projektowe związane z realizacją projektu
-
Soft-core processors as SoC prototyping solution for cryptographic application
PublicationArtykuł przedstawia metodę wykorzystania procesora soft-core w zastosowaniach kryptografii. Przedstawione są problemy oraz zagadnienia, które udowadniają potrzebę wprowadzania silnych zabezpieczeń na niskim poziomie systemu sprzętowo-programowego. Istniejące zagrożenia stanowią wyzwanie dla projektantów bezpiecznych systemów, a sprzętowa realizacja obsługi algorytmu kryptograficznego AES jest dobrym przykładem rozwiązania tych...
-
Weryfikacja asynchronicznych układów cyfrowych w strukturach FPGA
PublicationW artykule przedstawione zostały podstawowe informacje dotyczące typowych klas układów asynchronicznych. Wymienione klasy zostały następnie przeanalizowane pod kątem możliwości ich implementacji w układach programowalnych FPGA. Klasa "micropipelines" omówiona została dokładniej. W tej klasie został zaimplementowany w układzie FPGA typu Virtex2 przykładowy procesor asynchroniczny realizujący listę rozkazów swojego synchronicznego...
-
Acceleration of Electromagnetic Simulations on Reconfigurable FPGA Card
PublicationIn this contribution, the hardware acceleration of electromagnetic simulations on the reconfigurable field-programmable-gate-array (FPGA) card is presented. In the developed implementation of scientific computations, the matrix-assembly phase of the method of moments (MoM) is accelerated on the Xilinx Alveo U200 card. The computational method involves discretization of the frequency-domain mixed potential integral equation using...
-
Realizacja urządzeń automatyki elektroenergetycznej na bazie układów FPGA
PublicationW artykule opisano wykorzystanie układu FPGA do realizacji układu automatycznej synchronizacji prądnic. Zastosowanie układu FPGA zapewnia w pełni sprzętową realizację procesu synchronizacji. Gwarantuje to deterministyczną i niezawodną realizację procesu synchronizacji. Układ FPGA pozwala również na równoległą realizację poszczególnych zadań procesu synchronizacji.
-
RNS/TCS CONVERTER DESIGN USING HIGH-LEVEL SYNTHESIS IN FPGA
PublicationAn experimental high-level synthesis (HLS) of the residue number system (RNS) to two’s-complement system (TCS) converter in the Vivado Xilinx FPGA environment is shown. The assumed approach makes use of the Chinese Remainder Theorem I (CRT I). The HLS simplifies and accelerates the design and implementation process, moreover the HLS synthesized architecture requires less hardware by about 20% but the operational frequency is smaller...
-
Power equalization of AES FPGA implementation
PublicationThis paper briefly introduces side channel attacks on cryptographic hardware with special emphasis on differential power analysis(DPA). Based on existing countermeasures against DPA, design method combining power equalization for synchronous and combinatorialcircuits has been proposed. AES algorithm has been implemented in Xilinx Spartan II-E field programmable gate array (FPGA) deviceusing the standard and power-equalized methods....
-
MEMS based voice message system for elevators
PublicationW artykule przedstawiono implementację systemu głosowych komunikatów w windach. Prezentowany system posiada unikalną cechę polegającą na tym, że do działania nie potrzebuje połączenia z systemem sterującym windy. Zasilany z baterii lub akumulatorów może być zamontowany w ścianie windy, wymaga tylko prostej kalibracji. System oparty jest na akcelerometrach MEMS dokonujących pomiaru przeciążeń w kabinie windy. W artykule przedstawiono...
-
HIGH LEVEL SYNTHESIS IN FPGA OF TCS/RNS CONVERTER
PublicationThe work presents the design process of the TCS/RNS (two's complement–to– residue) converter in Xilinx FPGA with the use of HLS approach. This new approach allows for the design of dedicated FPGA circuits using high level languages such as C++ language. Such approach replaces, to some extent, much more tedious design with VHDL or Verilog and facilitates the design process. The algorithm realized by the given hardware circuit is...
-
Zastosowanie układów FPGA w kryptografii.
PublicationW pracy przedstawiono podstawowe wymagania realizacji systemów kryptograficznych: fizyczne bezpieczeństwo, dużą przepustowość i możliwość zmiany algorytmów. Wykazano, że spośród przeanalizowanych technologii tylko układy programowalne spełniają wymienione założenia. W dalszej części opisano budowę układów FPGA, ich składowe bloki funkcjonalne oraz ogólny schemat działania algorytmów szyfrowania. Omówiono własności różnych trybów...
-
Application of Rapid Prototyping technology in the manufacturing of turbine blade with small diameter holes
PublicationThe article presents the possibilities of using Rapid Prototyping (RP) technology in the manufacturing of turbine blades with small diameter holes. The object under investigation was gas turbine blade with small diameter cooling holes and holes for generating longitudinal vortices. A turbine blade model was produced by means of Direct Metal Laser Sintering (DMLS) technology and subsequently validated in terms of detection and accuracy...
-
Network on Chip implementation using FPGAs resources
PublicationW artykule przedstawiono implementację sieci typu ''Network on Chip'' w układach FPGA. Sieci typu ''Network on Chip'' stały się bardzo interesującym i obiecującym rozwiązaniem dla systemów typu ''System on Chip'' które charakteryzują się intensywną komunikacją wewnętrzną. Ze względu na inne paradygmaty projektowania nie ma obecnie dostępnych efektywnych platform do budowy prototypów sieci typu ''Network on Chip'' i ich weryfikacji....
-
Polarization sensitive optical coherence tomography system
PublicationW pracy pokazano system OCT czuły na stan polaryzacji do pomiaru właściwości dwójłomnych wybranych ośrodków rozpraszających światło. W systemie zastosowano detekcję zrównoważoną. Pokazano wstępne wyniki pomiarowe.
-
Implementacja cyfrowego systemu rozmytego w układzie FPGA
PublicationW artykule przedstawiono praktyczną implementację cyfrowego systemu rozmytego w układzie FPGA. Poszczególne zbiory rozmyte posiadają swój kod, który wykorzystywany jest do adresowania pamięci przechowujacej reguły. Wykorzystana technika adresowania znacznie przyspiesza proces obliczeń w porównaniu do szeregowego przetwarzania reguł.
-
Intelligent system for editing and analysis of examination documents
PublicationOpisano ogólną koncepcję systemu IATE - systemu do edycji i automatycznej analizy testów egzaminacyjnych. Edytor systemu umożliwia generację 4 typów testów o dowolnej liczbie pytań (do 8 stron tekstu), różnej formie udzielania odpowiedzi oraz możliwością tworzenia wariantów testu. Bardziej szczegółowo opisano wybrane fragmenty systemu: analizę nagłówka testu, edycję i organizację segmentu tworzenia wariantów testu oraz organizację...
-
FPGA realization of fir filter in residue arithmetic
Publicationw pracy zaprezentowano realizację fpga przepływowego filtru fir o stałych współczynnikach w arytmetyce resztowej z użyciem 8 5-bitowych modułów o łącznym zakresie liczbowym 37.07 bita. zastosowano formębezpośrednią fir. mnożenia wykonywane są przy użyciu odczytu z pamięci. sumowania w każdym z kanałów są realizowane przy zastosowaniu wielopoziomowej struktury sumatora opartego o 4-operandowe sumatory csa. w stopniu końcowym wykonywane...
-
Road safety system in Poland
PublicationCelem niniejszego artykułu jest przedstawienie kluczowych dla poprawy brd elementów diagnozy stanu i systemu bezpieczeństwa w Polsce, które jednocześnie mogłyby wejść w zakres działań objętych Projektem ZEUS. Ocenę diagnozy wykonano poprzez porównanie z wzorcami z tych krajów, które od lat uważa się za liderów w zakresie bezpieczeństwa.
-
FPGA realization of the high-speed binary-to-residue converter
Publicationprzedstawiono architekturę i realizację w technologii fpga konwertera z systemu binarnego do systemu resztowego. algorytm konwertera oparty jest na podziale słowa wejściowego na segmenty 4-bitowe i następnie obliczeniu reszty liczby reprezentowanej przez dany segment, sumowaniu binarnym przy zastosowaniu csa i redukcji modulo w układzie dwuoperandowego sumatora modulo.
-
FPGA realization of an improved alpha max plus beta min algorithm
PublicationThe generalized improved version of the alpha max plus beta min square-rooting algorithm and its realization in the Field Programmable Gate Array (FPGA) are presented. The algorithm computes the square root to calculate the approximate magnitude of a complex sample. It is especially useful for pipelined calculations in the DSP. In case of four approximation regions it is possible to reduce the peak error form 3.95% to 0.33%. This...
-
Implementacja cyfrowego równoległego systemu rozmytego w układzie FPGA
PublicationW artykule przedstawiono praktyczną implementację cyfrowego równoległego systemu rozmytego w układzie FPGA. Poszczególne zbiory rozmyte posiadają swój kod, który wykorzystywany jest do adresowania pamięci przechowującej reguły. W proponowanym systemie proces wnioskowania przebiega równolegle dla aktywowanych reguł.
-
PROJEKT I IMPLEMENTACJA MODULATORA QPSK NA PLATFORMIE FPGA
PublicationW niniejszym artykule przedstawiono umiejscowienie modulacji cyfrowej w cyfrowym systemie radiokomunikacyjnym, opisano zasadę realizacji modulacji QPSK i strukturę modulatora, przyjętą do badań symulacyjnych i implementacji, przedstawiono wyniki badań symulacyjnych oraz sposób implementacji modulatora QPSK na platformie FPGA.
-
Deformation of the Structural Details of the Components Created by the Rapid Prototyping Method
PublicationThe paper present the results of preliminary research and describes the deformation of construction details within the process of producing small element employing a stereography system. The article discuses a scheme for changes in data conversion. Variation in construction details have been described on the basis of analysing photographs.
-
Measurement of magnetic signals of vehicles with denoising by matched filtering with FPGA FFT processor
PublicationW artykule przedstawiono realizację systemu do analizy i identyfikacji pojazdów oparty na pomiarze indukcji magnetycznej. Proponowany system może być zastosowany do wykrywania i identyfikacji pojadów zawierających elementy ferromagnetyczne, które zaburzają pole magnetyczne ziemi. Zaburzenie to można zmierzyć przy zastosowaniu trójosiowych magnetometrów transduktorowych, pracującyh w układzie różnicowycm. Zastosowano w systemie...
-
The system for identification of the band saw wheel cross profile
PublicationPrzedstawiono system do identyfikacji zarysu poprzecznego koła pilarki taśmowej, dzięki któremu producent pił taśmowych ma możliwość naprężenia brzeszczotu piły w sposób zapewniający jej poprawną pracę. Opisano budowę i zasadę działania systemu. Uzyskane dane mogą być wprowadzane do układów sterowania automatycznych urządzeń ze sterowaniem CNC (naprężających piły taśmowe). Dane systemu: szerokość sprawdzanych kół do 300 mm, dokładność...
-
FPGA implementation of the multiplication operation in multiple-precision arithmetic
PublicationAlthough standard 32/64-bit arithmetic is sufficient to solve most of the scientific-computing problems, there are still problems that require higher numerical precision. Multiple-precision arithmetic (MPA) libraries are software tools for emulation of computations in a user-defined precision. However, availability of a reconfigurable cards based on field-programmable gate arrays (FPGAs) in computing systems allows one to implement...
-
Optimization of clamping stiffness during milling of high-dimensional structures with the use of techniques of experiment – aided virtual prototyping
PublicationThe subject of this paper is a method of searching for conditions of minimizing the vibration level of a tool-high dimensional flexible workpiece, at unchangeable technological parameters of the machining process. It depends on repeatable change of the values of the stiffness coefficients as soon as an optimal vibration state of the workpiece approaches. There are assessed the values of dominant ”peaks” in the frequency spectra...
-
A Microwave Sensor with Operating Band Selection to Detect Rotation and Proximity in the Rapid Prototyping Industry
PublicationThis paper presents a novel sensor for detecting and measuring angular rotation and proximity, intended for rapid prototyping machines. The sensor is based on a complementary split-ring resonator (CSRR) driven by a conductor-backed coplanar waveguide. The sensor has a planar topology, which makes it simple and cost-effective to produce and accurate in measuring both physical quantities. The sensor has two components, a rotor, and...
-
The PRNS butterfly in the FPGA technology
PublicationW publikcaji zaprezentowano koncepcję realizacji motylka konwesji wejściowej w Wielomianowym Systemie Resztowym (Polynoamil Residue Number System, PRNS). Omówiono wykorzystanie reprezentacji liczb w systemie diminished-1 w prezentowanym rozwiązaniu oraz przedstawiono wynik syntezy ukłądu w środowisku Xilinx ISE.
-
User interface prototyping. Techniques, methods and tools
PublicationCurrently, for interactive applications their usability and ergonomics of the user interface (UI) are critical factors for achieving users' acceptance.
-
Experiment-aided virtual prototyping to minimize tool-workpiece vibration during boring of large-sized structures
PublicationThe paper presents the author's method of solving the problems of vi-bration suppression during boring of large-sized workpieces by means of an in-novative method of adjusting the rotational speed of the boring bar. It consists in selecting the spindle speed in accordance with the results of the cutting process simulation. The method includes identification of the model of the finite element method of the boring bar. The Root Mean...
-
The prns butterfly synthesis in the FPGA
Publicationw pracy przedstawiono sprzętową implementację elementarnych obliczeń, określanych jako obliczenia motylkowe, dla splotu realizowanego z użyciem wielomianowego systemu resztowego(ang. polynomial residue number system - prns). obliczenia są wykonywane z zastosowaniem reprezentacji systemu diminished-1. opisano syntezę układu realizującego obliczenie motylkowe w środowisku xilinx w układzie virtex 4. podano również wymaganą ilość...
-
Protection system against electromagnetic leak of information
PublicationW pracy omówiono problem zabezpieczenia przed ulotem elektromagnetycznym informacji. Scharakteryzowano obowiązujace w tym względzie wybrane dokumenty normatywne. Opisano stosowane sposoby zapobiegania ulotowi informacji oraz prezentowano metodykę badawczą. Przedstawiono wybrane wyniki pomiarowe.
-
The sun tracking photovoltaic system in Northern Poland
PublicationPrezentowana fotowoltaiczna instalacja nadążna została umieszczona na dachu budynku Wydziału Chemicznego Politechniki Gdańskiej i składa się z czterech modułów: systemu PV, układu komputerowej kontroli położenia, stacji meteorologicznej, umożliwiającej analizę wpływu warunków atmosferycznych (prędkości i kierunku wiatru, temperatury powietrza, nasłonecznienia) na parametry pracy modułów fotowoltaicznych oraz komputerowego systemu...
-
FPGA realization of high-speed multi-stage FIR filter in residue arithmetic
PublicationW pracy przedstawiono implementację szybkiego wielostopniowego, kaskadowego filtru FIR w technologii FPGA. Zastosowanie arytmetyki resztowej pozwala na uzyskanie dużych częstotliwości próbkowania w zwiżaku z użyciem małych mnożników. Zalety wynikające z uzycia arytmetyki resztowej sa w pewnym stopniu ograniczne koniecznością wykonania skalowania przy kaskadowym połaczeniu filtrów FIR, tak aby uniknąć nadmiaru arytmetycznego. W...
-
A two-plasmid Escherichia coli system for expression of Dr adhesins
PublicationPraca opisuje konstrukcję wydajnego systemu produkcji fimbrii Dr. System składa się z dwóch plazmidów. Plazmid pACYCpBAD-DraC-C-His zawiera pod kontrolą promotora arabinozowego gen draC kodujący białko kanałotwórcze DraC. Plazmid pET-30b-sygDraBE zawiera pod kontrolą promotora T7lac geny draB i draE kodujące odpowiednio białko opiekuńcze DraB oraz adhezynę DraE. Oba plzamidy posiadają różne ori replikacji co pozwala na ich jednoczesne...
-
Analysis of magnetic signals of vehicles aided by matched filtering with FPGA FFT processor
PublicationW artykule przedstawiono system analizy i identyfikacji pojazdów oparty na pomiarze indukcji magnetycznej. Do tego celu jest stosowany zestaw czujników magnatycznych pracujących bezprzewodowo, który pozwala na monitorowanie ruchu pojazdów na lotniskach, w potrach i punktach kontroli granicznej. System taki może być zastosowany do wykrywania i identyfikacji pojadów zawierających elementy ferromagnetyczne, które zaburzają pole magnetyczne...
-
An automatic system for identification of random telegraph signal (RTS) noise in noise signals
PublicationIn the paper the automatic and universal system for identification of Random Telegraph Signal (RTS) noise as a non-Gaussian component of the inherent noise signal of semiconductor devices is presented. The system for data acquisition and processing is described. Histograms of the instantaneous values of the noise signals are calculated as the basis for analysis of the noise signal to determine the number of local maxima of histograms...
-
A picocellular UMTS/TDD overlay on GSM system for indoor environment
PublicationW pracy przedstawiono nakładkę CDMA na system GSM. Nakładka użytkuje system UMTS w trybie TDD i jest przeznaczona do funkcjonowania wewnątrz budynków w obszarze makrokomórki systemu GSM. Wyniki badań przedstawione w pracy ukazują znaczny wzrost efektywności wykorzystania tego samego pasma przez oba systemy i uzyskanie znacznej pojemności dla nakładki bez degradacji pracy systemu GSM
-
FPGA and ASIC implementation of the algorithm for traffic monitoring in urban areas
PublicationW artykule przedstawiono algorytm detekcji obrazu oraz jego realizację sprzętową w technikach FPGA i ASIC. Algorytm ten dedykowany jest do detekcji ruchu pojazdów i jest realizowany w czasie rzeczywistym. Użyto pojedynczą, umieszczoną na stałe kamerę monochromatyczną o niskiej rozdzielczości. Wykonywane są również operacje eliminacji cieni i rozjaśnień obrazu. Nachodzenie obiektów na siebie nie jest brane pod uwagę. Realizacja...
-
The Web Based System for Recording and Analysing Different Kinds o Negotiations
PublicationNegocjacje są podstawą wielu ludzkich przedsięwzięć. Artykuł opisuje internetowy system rejestracji i analizy wybranych elementów negocjacji. Przedstawiono też wybrane eksperymenty negocjacyjne i ich wyniki zebrane przy pomocy omawianego systemu.
-
Scaling of signed residue numbers with mixed-radix conversion in FPGA with extended scaling factor selection
PublicationA scaling technique of signed residue numbers in FPGA is proposed. The technique is based on conversion of residue numbers to the Mixed-Radix System (MRS). The scaling factor is assumed to be a moduli product from the Residue Number System (RNS) base. Scaling is performed by scaling of MRS terms, the subsequent generation of residue representations of scaled terms, binary addition of these representations and generation of residues...
-
Pipelined division of signed numbers with the use of residue arithmetic in FPGA
PublicationAn architecture of a pipelined signed residue divider for small number ranges is presented. The divider makes use of the multiplicative division algorithm where initially the reciprocal of the divisor is calculated and subsequently multiplied by the dividend. The divisor represented in the signed binary form is used to compute the approximated reciprocal in the residue form by the table look-up. In order to reduce the needed length...
-
Optimization of the spindle speed during milling of large-sized structures with the use of technique of Experiment-Aided Virtual Prototyping
PublicationIn the paper are presented considerations concerning vibration suppression problems during milling of large-sized workpieces with the use of innovative method of matching the spindle speed of cutting tool. It depends on repeatable change of the spindle speed value as soon as the optimal vibration state of the workpiece approaches. The values of dominant “peaks” in the frequency spectra and the Root Mean Square (RMS) values of time...
-
Portable computer diagnostics system PSD - the measurement potentiality and application examples
PublicationOpisano system diagnostyczny do pomiarów statycznych i dynamicznych wszelkiego typu maszyn stosowanych w przemyśle drzewnym. ocena stanu maszyny może byc dokonywana na podstawie wyników pomiaru bicia osiowego i promieniowego wrzecion, pił tarczowych, przemieszczeń poprzecznych piły tasmowej itp.. System jest wyposażony w specjalne oprogramowanie i pozwala m. in. na przeprowadzanie szczegółowych analiz tj. wykonywanie FFT lub filtrowanie...
-
Impeller pump development using rapid prototyping methods
PublicationMetody szybkiego prototypowania przy wspomaganiu komputerowym projektowania 3D wraz z systemami wspomagania inżynierskiego pozwalają uzyskać wyrób o prognozowanych właściwościach technologicznych i użytkowych.W artykule przedstawiono studium przypadku zastosowania metod szybkiego prototypowania w rozwoju elementów pomp wirowych.
-
Product development using rapid prototyping for pump rotors
PublicationW artykule zaprezentowano zastowanie techniki szybkiego prototypowania do wytwarzania fizycznych modeli produktów i ich części składowych oraz prototypów funkcjonalnych, technicznych i wizualnych z pominięciem tradycyjnych technologii mechanicznych jak odlewanie, skrawanie czy też obróbko elektroerozyjna. Przedstawione studium przypadku oparto na rozwoju konstrukcji wirnika pompy począwszy od etapu projektowania poprzez wytwarzanie...
-
Sprzętowa realizacja algorytmu przepływu optycznego w układzie FPGA
PublicationW pracy przedstawiono efektywną procedurę uproszczenia algorytmu typu optical flow (OF) oraz jego realizacje sprzętową w technologii układów FPGA. Zmodyfikowany algorytm bazuje na lokalnym dopasowaniu (korelacji) podobszarów ramki aktualnej i poprzedniej. W strukturze opracowanego algorytmu wykorzystano 1-wymiarową reprezentację podobszarów oraz zapis intensywności w kodzie Gray'a, co zmniejszyło złożoność obliczeniową przy zachowaniu...
-
Implementacja zmodyfikowanego klasyfikatora wielowymiarowego typu bitmap-intersection w układzie FPGA.
PublicationW pracy przedstawiono zagadnienia związane z budową i implementacją wielowymiarowego klasyfikatora typu bitmap-intersection. Przedstawiono zastosowania wielowymiarowych klasyfikatorów w sprzęcie sieci komputerowych. Omówiona została szczegółowo budowa klasycznego układu takiego klasyfikatora oraz zaproponowano jego modyfikację. Omówiono rezultaty implementacji zmodyfikowanego klasyfikatora w układzie programowalnym FPGA.
-
FPGA-Based Implementation of Real Time Optical Flow Algorithm and Its Applications for Digital Image Stabilization
PublicationAn efficient simplification procedure of the optical flow (OF) algorithm as well as its hardware implementation using the field programmable gate array (FPGA) technology is presented. The modified algorithm is based on block matching of subsets of successive frames, and exploits one-dimensional representation of subsets as well as the adaptive adjustments of their sizes. Also, an l1-norm-based correlation function requiring no...