Filtry
wszystkich: 9864
wybranych: 6713
-
Katalog
- Publikacje 6713 wyników po odfiltrowaniu
- Czasopisma 45 wyników po odfiltrowaniu
- Konferencje 13 wyników po odfiltrowaniu
- Osoby 144 wyników po odfiltrowaniu
- Wynalazki 22 wyników po odfiltrowaniu
- Projekty 52 wyników po odfiltrowaniu
- Laboratoria 5 wyników po odfiltrowaniu
- Zespoły Badawcze 4 wyników po odfiltrowaniu
- Aparatura Badawcza 7 wyników po odfiltrowaniu
- Kursy Online 169 wyników po odfiltrowaniu
- Wydarzenia 15 wyników po odfiltrowaniu
- Dane Badawcze 2675 wyników po odfiltrowaniu
Filtry wybranego katalogu
wyświetlamy 1000 najlepszych wyników Pomoc
Wyniki wyszukiwania dla: SYSTEM PROTOTYPOWANIA FPGA
-
Weryfikacja asynchronicznych układów cyfrowych w strukturach FPGA
PublikacjaW artykule przedstawione zostały podstawowe informacje dotyczące typowych klas układów asynchronicznych. Wymienione klasy zostały następnie przeanalizowane pod kątem możliwości ich implementacji w układach programowalnych FPGA. Klasa "micropipelines" omówiona została dokładniej. W tej klasie został zaimplementowany w układzie FPGA typu Virtex2 przykładowy procesor asynchroniczny realizujący listę rozkazów swojego synchronicznego...
-
Acceleration of Electromagnetic Simulations on Reconfigurable FPGA Card
PublikacjaIn this contribution, the hardware acceleration of electromagnetic simulations on the reconfigurable field-programmable-gate-array (FPGA) card is presented. In the developed implementation of scientific computations, the matrix-assembly phase of the method of moments (MoM) is accelerated on the Xilinx Alveo U200 card. The computational method involves discretization of the frequency-domain mixed potential integral equation using...
-
Realizacja urządzeń automatyki elektroenergetycznej na bazie układów FPGA
PublikacjaW artykule opisano wykorzystanie układu FPGA do realizacji układu automatycznej synchronizacji prądnic. Zastosowanie układu FPGA zapewnia w pełni sprzętową realizację procesu synchronizacji. Gwarantuje to deterministyczną i niezawodną realizację procesu synchronizacji. Układ FPGA pozwala również na równoległą realizację poszczególnych zadań procesu synchronizacji.
-
Product development using rapid prototyping for pump rotors
PublikacjaW artykule zaprezentowano zastowanie techniki szybkiego prototypowania do wytwarzania fizycznych modeli produktów i ich części składowych oraz prototypów funkcjonalnych, technicznych i wizualnych z pominięciem tradycyjnych technologii mechanicznych jak odlewanie, skrawanie czy też obróbko elektroerozyjna. Przedstawione studium przypadku oparto na rozwoju konstrukcji wirnika pompy począwszy od etapu projektowania poprzez wytwarzanie...
-
RNS/TCS CONVERTER DESIGN USING HIGH-LEVEL SYNTHESIS IN FPGA
PublikacjaAn experimental high-level synthesis (HLS) of the residue number system (RNS) to two’s-complement system (TCS) converter in the Vivado Xilinx FPGA environment is shown. The assumed approach makes use of the Chinese Remainder Theorem I (CRT I). The HLS simplifies and accelerates the design and implementation process, moreover the HLS synthesized architecture requires less hardware by about 20% but the operational frequency is smaller...
-
Power equalization of AES FPGA implementation
PublikacjaThis paper briefly introduces side channel attacks on cryptographic hardware with special emphasis on differential power analysis(DPA). Based on existing countermeasures against DPA, design method combining power equalization for synchronous and combinatorialcircuits has been proposed. AES algorithm has been implemented in Xilinx Spartan II-E field programmable gate array (FPGA) deviceusing the standard and power-equalized methods....
-
HIGH LEVEL SYNTHESIS IN FPGA OF TCS/RNS CONVERTER
PublikacjaThe work presents the design process of the TCS/RNS (two's complement–to– residue) converter in Xilinx FPGA with the use of HLS approach. This new approach allows for the design of dedicated FPGA circuits using high level languages such as C++ language. Such approach replaces, to some extent, much more tedious design with VHDL or Verilog and facilitates the design process. The algorithm realized by the given hardware circuit is...
-
MEMS based voice message system for elevators
PublikacjaW artykule przedstawiono implementację systemu głosowych komunikatów w windach. Prezentowany system posiada unikalną cechę polegającą na tym, że do działania nie potrzebuje połączenia z systemem sterującym windy. Zasilany z baterii lub akumulatorów może być zamontowany w ścianie windy, wymaga tylko prostej kalibracji. System oparty jest na akcelerometrach MEMS dokonujących pomiaru przeciążeń w kabinie windy. W artykule przedstawiono...
-
Zastosowanie układów FPGA w kryptografii.
PublikacjaW pracy przedstawiono podstawowe wymagania realizacji systemów kryptograficznych: fizyczne bezpieczeństwo, dużą przepustowość i możliwość zmiany algorytmów. Wykazano, że spośród przeanalizowanych technologii tylko układy programowalne spełniają wymienione założenia. W dalszej części opisano budowę układów FPGA, ich składowe bloki funkcjonalne oraz ogólny schemat działania algorytmów szyfrowania. Omówiono własności różnych trybów...
-
Network on Chip implementation using FPGAs resources
PublikacjaW artykule przedstawiono implementację sieci typu ''Network on Chip'' w układach FPGA. Sieci typu ''Network on Chip'' stały się bardzo interesującym i obiecującym rozwiązaniem dla systemów typu ''System on Chip'' które charakteryzują się intensywną komunikacją wewnętrzną. Ze względu na inne paradygmaty projektowania nie ma obecnie dostępnych efektywnych platform do budowy prototypów sieci typu ''Network on Chip'' i ich weryfikacji....
-
Implementacja cyfrowego systemu rozmytego w układzie FPGA
PublikacjaW artykule przedstawiono praktyczną implementację cyfrowego systemu rozmytego w układzie FPGA. Poszczególne zbiory rozmyte posiadają swój kod, który wykorzystywany jest do adresowania pamięci przechowujacej reguły. Wykorzystana technika adresowania znacznie przyspiesza proces obliczeń w porównaniu do szeregowego przetwarzania reguł.
-
Polarization sensitive optical coherence tomography system
PublikacjaW pracy pokazano system OCT czuły na stan polaryzacji do pomiaru właściwości dwójłomnych wybranych ośrodków rozpraszających światło. W systemie zastosowano detekcję zrównoważoną. Pokazano wstępne wyniki pomiarowe.
-
Intelligent system for editing and analysis of examination documents
PublikacjaOpisano ogólną koncepcję systemu IATE - systemu do edycji i automatycznej analizy testów egzaminacyjnych. Edytor systemu umożliwia generację 4 typów testów o dowolnej liczbie pytań (do 8 stron tekstu), różnej formie udzielania odpowiedzi oraz możliwością tworzenia wariantów testu. Bardziej szczegółowo opisano wybrane fragmenty systemu: analizę nagłówka testu, edycję i organizację segmentu tworzenia wariantów testu oraz organizację...
-
FPGA realization of fir filter in residue arithmetic
Publikacjaw pracy zaprezentowano realizację fpga przepływowego filtru fir o stałych współczynnikach w arytmetyce resztowej z użyciem 8 5-bitowych modułów o łącznym zakresie liczbowym 37.07 bita. zastosowano formębezpośrednią fir. mnożenia wykonywane są przy użyciu odczytu z pamięci. sumowania w każdym z kanałów są realizowane przy zastosowaniu wielopoziomowej struktury sumatora opartego o 4-operandowe sumatory csa. w stopniu końcowym wykonywane...
-
FPGA realization of the high-speed binary-to-residue converter
Publikacjaprzedstawiono architekturę i realizację w technologii fpga konwertera z systemu binarnego do systemu resztowego. algorytm konwertera oparty jest na podziale słowa wejściowego na segmenty 4-bitowe i następnie obliczeniu reszty liczby reprezentowanej przez dany segment, sumowaniu binarnym przy zastosowaniu csa i redukcji modulo w układzie dwuoperandowego sumatora modulo.
-
Road safety system in Poland
PublikacjaCelem niniejszego artykułu jest przedstawienie kluczowych dla poprawy brd elementów diagnozy stanu i systemu bezpieczeństwa w Polsce, które jednocześnie mogłyby wejść w zakres działań objętych Projektem ZEUS. Ocenę diagnozy wykonano poprzez porównanie z wzorcami z tych krajów, które od lat uważa się za liderów w zakresie bezpieczeństwa.
-
FPGA realization of an improved alpha max plus beta min algorithm
PublikacjaThe generalized improved version of the alpha max plus beta min square-rooting algorithm and its realization in the Field Programmable Gate Array (FPGA) are presented. The algorithm computes the square root to calculate the approximate magnitude of a complex sample. It is especially useful for pipelined calculations in the DSP. In case of four approximation regions it is possible to reduce the peak error form 3.95% to 0.33%. This...
-
Implementacja cyfrowego równoległego systemu rozmytego w układzie FPGA
PublikacjaW artykule przedstawiono praktyczną implementację cyfrowego równoległego systemu rozmytego w układzie FPGA. Poszczególne zbiory rozmyte posiadają swój kod, który wykorzystywany jest do adresowania pamięci przechowującej reguły. W proponowanym systemie proces wnioskowania przebiega równolegle dla aktywowanych reguł.
-
PROJEKT I IMPLEMENTACJA MODULATORA QPSK NA PLATFORMIE FPGA
PublikacjaW niniejszym artykule przedstawiono umiejscowienie modulacji cyfrowej w cyfrowym systemie radiokomunikacyjnym, opisano zasadę realizacji modulacji QPSK i strukturę modulatora, przyjętą do badań symulacyjnych i implementacji, przedstawiono wyniki badań symulacyjnych oraz sposób implementacji modulatora QPSK na platformie FPGA.
-
Measurement of magnetic signals of vehicles with denoising by matched filtering with FPGA FFT processor
PublikacjaW artykule przedstawiono realizację systemu do analizy i identyfikacji pojazdów oparty na pomiarze indukcji magnetycznej. Proponowany system może być zastosowany do wykrywania i identyfikacji pojadów zawierających elementy ferromagnetyczne, które zaburzają pole magnetyczne ziemi. Zaburzenie to można zmierzyć przy zastosowaniu trójosiowych magnetometrów transduktorowych, pracującyh w układzie różnicowycm. Zastosowano w systemie...
-
The system for identification of the band saw wheel cross profile
PublikacjaPrzedstawiono system do identyfikacji zarysu poprzecznego koła pilarki taśmowej, dzięki któremu producent pił taśmowych ma możliwość naprężenia brzeszczotu piły w sposób zapewniający jej poprawną pracę. Opisano budowę i zasadę działania systemu. Uzyskane dane mogą być wprowadzane do układów sterowania automatycznych urządzeń ze sterowaniem CNC (naprężających piły taśmowe). Dane systemu: szerokość sprawdzanych kół do 300 mm, dokładność...
-
FPGA implementation of the multiplication operation in multiple-precision arithmetic
PublikacjaAlthough standard 32/64-bit arithmetic is sufficient to solve most of the scientific-computing problems, there are still problems that require higher numerical precision. Multiple-precision arithmetic (MPA) libraries are software tools for emulation of computations in a user-defined precision. However, availability of a reconfigurable cards based on field-programmable gate arrays (FPGAs) in computing systems allows one to implement...
-
The PRNS butterfly in the FPGA technology
PublikacjaW publikcaji zaprezentowano koncepcję realizacji motylka konwesji wejściowej w Wielomianowym Systemie Resztowym (Polynoamil Residue Number System, PRNS). Omówiono wykorzystanie reprezentacji liczb w systemie diminished-1 w prezentowanym rozwiązaniu oraz przedstawiono wynik syntezy ukłądu w środowisku Xilinx ISE.
-
Zastosowanie technik szybkiego prototypowania w optymalizacji konstrukcji wirników pomp
PublikacjaWykonanie optymalnie skonstruowanego wyrobu wymaga przeprowadzenia badań testowych już na etapie projektowania. Jedną z metod, za pomocą której można wykonać element już w fazie projektowania, jest stereolitografia. Metoda ta opiera się na warstwowej budowie prototypu na bazie polimeryzacji ciekłego fotopolimeru. Nie wymaga ona przy tym zastosowania form odlewniczych, narzędzi i dodatkowych metod obróbkowych, a model wytwarzany...
-
The prns butterfly synthesis in the FPGA
Publikacjaw pracy przedstawiono sprzętową implementację elementarnych obliczeń, określanych jako obliczenia motylkowe, dla splotu realizowanego z użyciem wielomianowego systemu resztowego(ang. polynomial residue number system - prns). obliczenia są wykonywane z zastosowaniem reprezentacji systemu diminished-1. opisano syntezę układu realizującego obliczenie motylkowe w środowisku xilinx w układzie virtex 4. podano również wymaganą ilość...
-
Protection system against electromagnetic leak of information
PublikacjaW pracy omówiono problem zabezpieczenia przed ulotem elektromagnetycznym informacji. Scharakteryzowano obowiązujace w tym względzie wybrane dokumenty normatywne. Opisano stosowane sposoby zapobiegania ulotowi informacji oraz prezentowano metodykę badawczą. Przedstawiono wybrane wyniki pomiarowe.
-
The sun tracking photovoltaic system in Northern Poland
PublikacjaPrezentowana fotowoltaiczna instalacja nadążna została umieszczona na dachu budynku Wydziału Chemicznego Politechniki Gdańskiej i składa się z czterech modułów: systemu PV, układu komputerowej kontroli położenia, stacji meteorologicznej, umożliwiającej analizę wpływu warunków atmosferycznych (prędkości i kierunku wiatru, temperatury powietrza, nasłonecznienia) na parametry pracy modułów fotowoltaicznych oraz komputerowego systemu...
-
FPGA realization of high-speed multi-stage FIR filter in residue arithmetic
PublikacjaW pracy przedstawiono implementację szybkiego wielostopniowego, kaskadowego filtru FIR w technologii FPGA. Zastosowanie arytmetyki resztowej pozwala na uzyskanie dużych częstotliwości próbkowania w zwiżaku z użyciem małych mnożników. Zalety wynikające z uzycia arytmetyki resztowej sa w pewnym stopniu ograniczne koniecznością wykonania skalowania przy kaskadowym połaczeniu filtrów FIR, tak aby uniknąć nadmiaru arytmetycznego. W...
-
Analysis of magnetic signals of vehicles aided by matched filtering with FPGA FFT processor
PublikacjaW artykule przedstawiono system analizy i identyfikacji pojazdów oparty na pomiarze indukcji magnetycznej. Do tego celu jest stosowany zestaw czujników magnatycznych pracujących bezprzewodowo, który pozwala na monitorowanie ruchu pojazdów na lotniskach, w potrach i punktach kontroli granicznej. System taki może być zastosowany do wykrywania i identyfikacji pojadów zawierających elementy ferromagnetyczne, które zaburzają pole magnetyczne...
-
A two-plasmid Escherichia coli system for expression of Dr adhesins
PublikacjaPraca opisuje konstrukcję wydajnego systemu produkcji fimbrii Dr. System składa się z dwóch plazmidów. Plazmid pACYCpBAD-DraC-C-His zawiera pod kontrolą promotora arabinozowego gen draC kodujący białko kanałotwórcze DraC. Plazmid pET-30b-sygDraBE zawiera pod kontrolą promotora T7lac geny draB i draE kodujące odpowiednio białko opiekuńcze DraB oraz adhezynę DraE. Oba plzamidy posiadają różne ori replikacji co pozwala na ich jednoczesne...
-
An automatic system for identification of random telegraph signal (RTS) noise in noise signals
PublikacjaIn the paper the automatic and universal system for identification of Random Telegraph Signal (RTS) noise as a non-Gaussian component of the inherent noise signal of semiconductor devices is presented. The system for data acquisition and processing is described. Histograms of the instantaneous values of the noise signals are calculated as the basis for analysis of the noise signal to determine the number of local maxima of histograms...
-
A picocellular UMTS/TDD overlay on GSM system for indoor environment
PublikacjaW pracy przedstawiono nakładkę CDMA na system GSM. Nakładka użytkuje system UMTS w trybie TDD i jest przeznaczona do funkcjonowania wewnątrz budynków w obszarze makrokomórki systemu GSM. Wyniki badań przedstawione w pracy ukazują znaczny wzrost efektywności wykorzystania tego samego pasma przez oba systemy i uzyskanie znacznej pojemności dla nakładki bez degradacji pracy systemu GSM
-
FPGA and ASIC implementation of the algorithm for traffic monitoring in urban areas
PublikacjaW artykule przedstawiono algorytm detekcji obrazu oraz jego realizację sprzętową w technikach FPGA i ASIC. Algorytm ten dedykowany jest do detekcji ruchu pojazdów i jest realizowany w czasie rzeczywistym. Użyto pojedynczą, umieszczoną na stałe kamerę monochromatyczną o niskiej rozdzielczości. Wykonywane są również operacje eliminacji cieni i rozjaśnień obrazu. Nachodzenie obiektów na siebie nie jest brane pod uwagę. Realizacja...
-
The Web Based System for Recording and Analysing Different Kinds o Negotiations
PublikacjaNegocjacje są podstawą wielu ludzkich przedsięwzięć. Artykuł opisuje internetowy system rejestracji i analizy wybranych elementów negocjacji. Przedstawiono też wybrane eksperymenty negocjacyjne i ich wyniki zebrane przy pomocy omawianego systemu.
-
Scaling of signed residue numbers with mixed-radix conversion in FPGA with extended scaling factor selection
PublikacjaA scaling technique of signed residue numbers in FPGA is proposed. The technique is based on conversion of residue numbers to the Mixed-Radix System (MRS). The scaling factor is assumed to be a moduli product from the Residue Number System (RNS) base. Scaling is performed by scaling of MRS terms, the subsequent generation of residue representations of scaled terms, binary addition of these representations and generation of residues...
-
Pipelined division of signed numbers with the use of residue arithmetic in FPGA
PublikacjaAn architecture of a pipelined signed residue divider for small number ranges is presented. The divider makes use of the multiplicative division algorithm where initially the reciprocal of the divisor is calculated and subsequently multiplied by the dividend. The divisor represented in the signed binary form is used to compute the approximated reciprocal in the residue form by the table look-up. In order to reduce the needed length...
-
Portable computer diagnostics system PSD - the measurement potentiality and application examples
PublikacjaOpisano system diagnostyczny do pomiarów statycznych i dynamicznych wszelkiego typu maszyn stosowanych w przemyśle drzewnym. ocena stanu maszyny może byc dokonywana na podstawie wyników pomiaru bicia osiowego i promieniowego wrzecion, pił tarczowych, przemieszczeń poprzecznych piły tasmowej itp.. System jest wyposażony w specjalne oprogramowanie i pozwala m. in. na przeprowadzanie szczegółowych analiz tj. wykonywanie FFT lub filtrowanie...
-
Sprzętowa realizacja algorytmu przepływu optycznego w układzie FPGA
PublikacjaW pracy przedstawiono efektywną procedurę uproszczenia algorytmu typu optical flow (OF) oraz jego realizacje sprzętową w technologii układów FPGA. Zmodyfikowany algorytm bazuje na lokalnym dopasowaniu (korelacji) podobszarów ramki aktualnej i poprzedniej. W strukturze opracowanego algorytmu wykorzystano 1-wymiarową reprezentację podobszarów oraz zapis intensywności w kodzie Gray'a, co zmniejszyło złożoność obliczeniową przy zachowaniu...
-
Implementacja zmodyfikowanego klasyfikatora wielowymiarowego typu bitmap-intersection w układzie FPGA.
PublikacjaW pracy przedstawiono zagadnienia związane z budową i implementacją wielowymiarowego klasyfikatora typu bitmap-intersection. Przedstawiono zastosowania wielowymiarowych klasyfikatorów w sprzęcie sieci komputerowych. Omówiona została szczegółowo budowa klasycznego układu takiego klasyfikatora oraz zaproponowano jego modyfikację. Omówiono rezultaty implementacji zmodyfikowanego klasyfikatora w układzie programowalnym FPGA.
-
FPGA-Based Implementation of Real Time Optical Flow Algorithm and Its Applications for Digital Image Stabilization
PublikacjaAn efficient simplification procedure of the optical flow (OF) algorithm as well as its hardware implementation using the field programmable gate array (FPGA) technology is presented. The modified algorithm is based on block matching of subsets of successive frames, and exploits one-dimensional representation of subsets as well as the adaptive adjustments of their sizes. Also, an l1-norm-based correlation function requiring no...
-
FPGA computation of magnitude of complex numbers using modified CORDIC algorithm
PublikacjaIn this work we present computation of the magnitude of complex numbers using a modified version of the CORDIC algorithm that uses only five iterations. The relationship between the computation error and the number of CORDIC iterations are presented for floating-point and integer arithmetics. The proposed modification of CORDIC for integer arithmetic relies upon the introduction of correction once basic computations are performed...
-
Underwater acoustic communications system with error correction and synchronization coding
PublikacjaNiezawodna transmisja danych w wielodrogowym i niestacjonarnym płytkim kanale podwodnym wymaga zastosowania efektywnej techniki modulacji oraz equalizacji adaptacyjnej. W zaproponowanym artykule w systemie transmisji danych zastosowano modulację OFDM oraz equalizację adaptacyjną opartą o filtrację Kalmana. Ponadto zaimplementowano dwie techniki kodowania: FEC w celu eliminacji błędów transmisji oraz kodowanie pseudoszumowe, którego...
-
A computer system for the complete design of ship propellers
PublikacjaPraca zawiera opis metody obliczeniowej pozwalającej na zaprojektowanie okrętowej śruby napędowej dla również obliczeniowo wyznaczonego niejednorodnego pola prędkości za kadłubem statku o znanej geometrii i parametrach ruchu. Metoda pozwala na właściwe ujęcie efektu skali i konsekwencji obecności płetwy sterowej za projektowaną śrubą.
-
Realizacja algorytmów szyfrowania symetrycznego w układach FPGA Xilinx Virtex II.
PublikacjaW pracy zaprezentowano realizację algorytmów szyfrowania symetrycznego w układach FPGA firmy Xilinx z najnowszej rodziny Virtex II. Podkreślono zalety użycia układów programowalnych w systemach kryptograficznych w stosunku do układów ASIC oraz rozwiązań programowych. Przedstawiono struktury szyfrów blokowych Rijndael, Serpent i Twofish oraz moduły składowe i sposób ich realizacji w układach FPGA. Porównano architektury przetwarzania...
-
Woltomierz wektorowy z wykorzystaniem DFT na bazie układu FPGA dla analizatora spektroskopii impedancyjnej
PublikacjaW pracy zaproponowano i przetestowano nową koncepcję woltomierza wektorowego z wykorzystaniem cyfrowego przetwarzania sygnałów. Obliczenia prowadzone są sukcesywnie z akwizycją próbek sygnałów pomiarowych, bez gromadzenia ich w pamięci, przy zachowaniu wysokiej częstotliwości próbkowania. Wymaganej mocy obliczeniowej dostarcza układ FPGA. Do obliczania transformaty użyto pamięci wzorca sinusa umieszczonej w układzie FPGA oraz 4...
-
Implementation of multi-operand addition in FPGA using high-level synthesis
PublikacjaThe paper presents the results of high-level synthesis (HLS) of multi-operand adders in FPGA using the Vivado Xilinx environment. The aim was to estimate the hardware amount and latency of adders described in C-code. The main task of the presented experiments was to compare the implementations of the carry-save adder (CSA) type multi-operand adders obtained as the effect of the HLS synthesis and those based on the basic component...
-
Implementacja cyfrowego systemu rozmytego z dwukanałowym blokiem wnioskowania w układzie FPGA
PublikacjaW artykule przedstawiono praktyczną implementację cyfrowego systemu rozmytego z dwukanałowym blokiem wnioskowania w układzie FPGA. Poszczególne zbiory rozmyte posiadają swój kod, który wykorzystywany jest do adresowania pamięci przechowującej reguły. Wykorzystanie techniki adresowania, a także równoległego wnioskowania znacznie przyspiesza proces obliczeń.
-
Automatic system for audio-video material reconstruction and archiving
PublikacjaReferat przedstawia propozycję modelu systemu automatycznej archiwizacji i rekonstrukcji nagrań audio-wideo. Założeniem tego rozwiązania jest uczynienie procesu rekonstrukcji nagrań bardziej niezależnym od człowieka. Ma to na celu redukcję kosztów rekonstrukcji przetwarzanych nagrań. Z powodu dużej liczby archiwalnych nagrań audio-wideo istnieje potrzeba stworzenia systemu który umożliwi automatyczną indeksację ich treści. Pomoże...
-
Integrated multiscale 3d imaging geographic information system using acoustic data
PublikacjaW artykule zaprezentowano prototyp zintegrowanego systemu informacji geograficznej do trójwymiarowej wizualizacji danych uzyskanych metodami akustycznymi. System wykorzystuje dane pochodzące z systemów wielowiązkowych, sonarów bocznych oraz echosond jednowiązkowych. Otrzymane wyniki zostały zaprezentowane w postaci trójwymiarowych interaktywnych scen obszaru Zatoki Gdańskiej.
-
Fpga implementation of the two-stage high-speed fir filter in residue arithmetic
Publikacjaw pracy przedstawiono implementację szybkiego, dwustopniowego kaskadowego filtru fir w technologii fpga z użyciem arytmetyki resztowej. zastosowanie arytmetyki resztowej pozwala na uzyskanie dużych częstotliwości potokowania w związku z użyciem małych mnożników. zalety arytmetyki resztowej są ograniczane w pewnym stopniu koniecznością wykonywania skalowania po pierwszym stopniu filtru celem uniknięcia nadmiaru arytmetycznego. w...