Wyszukiwarka
Filtry
wszystkich: 195
Wyniki wyszukiwania dla: ALGORYTMY AI, FPGA, SZYBKIE PROTOTYPOWANIE W FPGA
-
improved noniterative residue division for small number ranges
Publikacjaw pracy zaprezentowano multiplikatywny algorytm dzielenia w systemie resztowym i projekt 12-bitowego dzielnika dla modułów 5-bitowych. w algorytmie zastosowano obliczanie przybliżonej odwrotności dzielnika i mnozenie przez dzielną. binarna reprezentacja dzielnika jest dekomponowana na dwa segmenty 6-bitowe, co umożliwia obliczenie w środowisku fpga poprzez odwzorowanie realizowane jako odczyt pamięci. w pracy podano udoskonalony...
-
Implementacja sprzętowa wybranych elementów GCM-AES w układzie programowalnym na karcie netFPGA
PublikacjaArtykuł przedstawia projekt oraz implementację modułu realizującego mnożenie w skończonym polu Galois GF(2128), przeznaczonego do pracy w szyfratorze AES-GCM. Moduł został zrealizowany w taki sposób, aby umożliwić jego implementację w układach programowalnych FPGA na kartach NetFPGA1G oraz NetFPGA10G. Uwaga skupiła się na zapewnieniu należytej minimalnej częstotliwości taktowania zegara oraz odpowiedniej szybkości przetwarzania...
-
Sprzętowa realizacja rozmytego sterownika elektrycznego wózka inwalidzkiego
PublikacjaW artykule przedstawiono cyfrowy system rozmyty przeznaczony do sterowania wózkiem inwalidzkim. w tym celu opracowano dedykowaną architekturę systemu, którą następnie zasymulowano w układzie reprogramowalnym FPGA. Przedstawiono wejściowe i wyjściowe zmienne lingwistyczne oraz ich funkcje przynależności, na podstawie których opracowano bazę reguł rozmytych. Proponowany rozmyty system współracuje z elektrycznymi silnikami napędowymi...
-
Implementation of magnitude calculation of complex numbers using improved alpha max plus beta min algorithm
PublikacjaThe paper presents the hardware implementation of the improved alpha max plus beta min algorithm for calculating the magnitude of complex numbers. This version of the algorithm requires the general division which is performed using a noniterative multiplicative division algorithm. We analyze in detail the division algorithm, its error and the impact of finite word-length signal representations on the assumed total computation error....
-
Radix-4 dft butterfly realization with the use of the modified quadratic residue number system
PublikacjaW pracy zaprezentowano projektowanie i realizację obliczenia motylkowego dft dla podstawy 4 z użyciem zespolonego systemu resztowego (CRNS) i zmodyfikowanego kwadratowego systemu resztowego (MQRNS). System MQRNS oprócz własności dekompozycyjnych pozwala na realizację mnożenia zespolonego przy zastosowaniu trzech mnożeń rzeczywistych. Przedstawiono konwertery wejściowy CRNS/MQRNS i wyjściowy MQRNS/CRNS, mnożenie zespolone w MQRNS,...
-
Pipelined division of signed numbers with the use of residue arithmetic for small number range with the programmable gate array
PublikacjaIn this work an architecture of the pipelined signed residue divider for the small number range is presented. Its operation is based on reciprocal calculation and multiplication by the dividend. The divisor in the signed binary form is used to compute the approximated reciprocal in the residue form by the table look-up. In order to limit the look-up table address an algorithm based on segmentation of the divisor into two segments...
-
REALIZACJA NA POZIOMIE RTL OBLICZANIA PIERWIASTKA KWADRATOWEGO Z UŻYCIEM METODY NIEODTWARZAJĄCEJ
PublikacjaObliczanie pierwiastka kwadratowego jest jedną z kluczowych operacji cyfrowego przetwarzania sygnałów szczególnie przy obliczaniu modułu sygnałów zespolonych. W pracy przedstawiono algorytm obliczania pierwiastka kwadratowego metodą nieodtwarzającą oraz jego układową realizację. Metoda umożliwia oszczędną realizację układową bazującą na sumatorach i rejestrach. Przeanalizowano wymagania sprzętowe obliczania pierwiastka kwadratowego...
-
Elimination of dominated partial schedules in scheduling deteriorating jobs
Publikacjaw artykule rozważany jest problem szeregowania zadań uwarunkowanych czasowo, w notacji trójpolowej opisywany przez 1 | pi = a + bisi | ?ci. wprowadzona jest koncepcja zdominowanych częściowych harmonogramów oraz przedstawiony jest niewielomianowy algorytm dla problemu, który bazuje na eliminacji zdominowanych częściowych harmonogramów. przedstawione są wyniki eksperymentów obliczeniowych, porównujących zaprezentowany algorytm oraz...
-
Metody sprzętowej implementacji kryptografii odpornej na kryptoanalizę
PublikacjaW pracy zaprezentowano problematykę kryptoanalizy implementacji sprzętowych bazującej na informacji z kanału bocznego. Opisano rodzaje ataków pasywnych ze szczególnym uwzględnieniem analizy czasowej i analizy poboru mocy. Przedstawiono podstawowe metody zapobiegania atakom. Zaproponowano metodę projektowania wykorzystującą wyrównywanie mocy w asynchronicznych układach kombinacyjnych oraz w układach synchronicznych. Dokonano implementacji...
-
Characteristics of an image sensor with early-vision processing fabricated in standard 0.35 µm CMOS technology
PublikacjaThe article presents measurement results of prototype integrated circuits for acquisition and processing of images in real time. In order to verify a new concept of circuit solutions of analogue image processors, experimental integrated circuits were fabricated. The integrated circuits, designed in a standard 0.35 µm CMOS technology, contain the image sensor and analogue processors that perform low-level convolution-based image...
-
Prototypowanie wspomagane komputerowo [2022/23]
Kursy OnlineWprowadzenie do technik CAx komputerowe wspomaganie (Computer Aided ...). Programy wspomagające projektowanie. Szybkie prototypowanie (Rapid prototyping). Systemy CAD/CAE/CAM w elektrotechnice. Komputerowo wspomagane: projektowanie elementów indukcyjnych (FEMM), projektowanie układów elektronicznych (LTSpice), projektowanie obwodów drukowanych (Eagle), programowanie obrabiarek CNC, projektowanie CAD 3D do druku przestrzennego....
-
MIKROPROCESOROWE UKŁADY STEROWANIA [Niestacjonarne][2023/24]
Kursy OnlineOmówienie podstawowych układów logicznych takich jak: bufory, rejestry, zatrzaski, dekodery, translatory napięć, przełączniki analogowe, przełączniki cyfrowe, przetworniki ADC, przetworniki DAC. Opis działania mikroprocesorowych układów sterowania bazujących na procesorach DSP, układach FPGA, mikrokontrolerach. Nawiązanie do języków programowania C oraz HDL. Kurs składa się z dwóch części, pierwsza obejmuje 4 wykłady oraz kolokwium,...
-
Sprzętowo - programowa analiza obrazu otrzymanego z detektora obiektów ruchomych
PublikacjaW artykule przedstawiono budowę wewnętrzną oraz zasadę działania sprzętowo - programowego bloku realizującego analizę danych z obrazowego detektora ruchu. System zrealizowano za pomocą 2 identycznych procesorów 8-bitowych pracujących synchronicznie, jednego 32-bitowego procesora typu BA12 [4] oraz zestawu tablic pamięci. Algorytm analizy obrazu jest dwuetapowy. W pierwszym etapie następuje transformacja geometryczna umoŜliwiająca...
-
Vision-based parking lot occupancy evaluation system using 2D separable discrete wavelet transform
PublikacjaA simple system for rough estimation of the occupancy of an ad-hoc organized parking lot is presented. A reasonably simple microprocessor hardware with a low resolution monochrome video camera observing the parking lot from the location high above the parking surface is capable of running the proposed 2-D separable discrete wavelet transform (DWT)-based algorithm, reporting the percentage of the observed parking area occupied by...
-
Parallel Background Subtraction in Video Streams Using OpenCL on GPU Platforms
PublikacjaImplementation of the background subtraction algorithm using OpenCL platform is presented. The algorithm processes live stream of video frames from the surveillance camera in on-line mode. Processing is performed using a host machine and a parallel computing device. The work focuses on optimizing an OpenCL algorithm implementation for GPU devices by taking into account specific features of the GPU architecture, such as memory access,...
-
Szeregowanie zadań uwarunkowanych czasowo
Publikacjaw pracy przedstawiono wyniki badań nad problemami szeregowania zadań uwarunkowanych czasowo. dla problemu 1|pi=a+bisi|σci przedstawiono nowe heurystyki, przypadek wielomianowy oraz w pełni wielomianowy schemat. wprowadzono koncepcję eliminacji zdominowanych fragmentów harmonogramu, oraz pokazano jak wykorzysta¢ ją do konstrukcji algorytmu dokładnego dla tego problemu, a także jak przy jej pomocy przyspieszy¢ inne algorytmy. następnie...
-
Soft-core processors as SoC prototyping solution for cryptographic application
PublikacjaArtykuł przedstawia metodę wykorzystania procesora soft-core w zastosowaniach kryptografii. Przedstawione są problemy oraz zagadnienia, które udowadniają potrzebę wprowadzania silnych zabezpieczeń na niskim poziomie systemu sprzętowo-programowego. Istniejące zagrożenia stanowią wyzwanie dla projektantów bezpiecznych systemów, a sprzętowa realizacja obsługi algorytmu kryptograficznego AES jest dobrym przykładem rozwiązania tych...
-
Sprzętowa implementacja koprocesora dla zastosowań kryptograficznych
PublikacjaW pracy przedstawiono procedurę implementacji elektronicznej skrzynki podawczej z wykorzystaniem zasobów sprzętowych na płytce FPGA (Filed Programmable Gate Array) typu Virtex 4. Przedstawiono ogólna zasadę działania skrzynki podawczej oraz opisano parametry i właściwości poszczególnych modułów funkcjonalnych systemu tj.: modułu TFTP Trivia File Transfer Protocol), serwera WWW, funkcji skrótu oraz asymetrycznego algorytm kryptograficznego....
-
Wirtualny analizator stanów logicznych na bazie układu typu "System on a Chip"
PublikacjaW dobie dominacji układów cyfrowych, jednym z ważniejszych narzędzi uruchomieniowych jest analizator stanów logicznych (ASL). Komercyjne przyrządy nie są tanie, choć ich możliwości diagnostyczne uzasadniają cenę. W artykule przedstawiono ASL w konwencji przyrządu wirtualnego połączonego z PC poprzez interfejs USB, co obniża koszt urządzenia bez znaczącego pogorszenia jego możliwości. Wykorzystano układ typu SoC "System on a Chip"...
-
Jacek Rumiński prof. dr hab. inż.
OsobyWykształcenie i kariera zawodowa 2022 2016 2002 1995 1991-1995 Tytuł profesora Habilitacja Doktor nauk technicznych Magister inżynier Prezydent RP, dziedzina nauk inżynieryjno-technicznych, dyscyplina: inzyniera biomedyczna Politechnika Gdańska, Biocybernetyka i inżyniera biomedyczna, tematyka: „Metody wyodrębniania sygnałów i parametrów z różnomodalnych sekwencji obrazów dla potrzeb diagnostyki i wspomagania...
-
Akcelerator transformacji DCT do kompresji obrazu w sensorach wizyjnych
PublikacjaW komunikacie przedstawiono konfigurowalny cyfrowyakcelerator transformacji DCT przeznaczony dla enkodera wideo standardu H.264. Akcelerator realizuje także odwrotnątransformacjęDCT oraz kwantyzację i dekwantyzację. Akcelerator początkowo zaimplementowano w układzie FPGA. Został on pomyślnie zweryfikowany, a następnie zaimplementowany w układzie ASIC w technologiiUMC 90 nm. Szczegółowe wyniki testów akceleratora ASIC zostały...
-
A Direct Modulation for Matrix Converters based on the Onecycle Atomic operation developed in Verilog HDL.
PublikacjaThis paper presents a fast direct Pulse Width Modulation (PWM) algorithm for the Conventional Matrix Converters (CMC) developed in Verilog Hardware Description language (HDL). All PWM duty cycle calculations are performed in one cycle by an atomic operation designed as a digital module using FPGA basic blocks. The algorithm can be extended to any number of output phase. The improved version of the discontinuous Direct Analytic...
-
Mikroprocesorowe Układy Sterowania
Kursy OnlineMikroprocesorowe Układu Sterowania to przedmiot, na którym słuchacze zapoznają się z podstawowymi układami stosowanymi w elektronice nakierunkowanej na przetwarzanie energii, w tym z procesorami oraz programowalnymi układami logicznymi. Te ostatnie w postaci układów FPGA staną się bazą do projektowania struktur 32-bitowego procesora a następnie jego uruchomienia oraz debugowania. Wykład ma charakter ogólny lecz zajęcia laboratoryjne...
-
Pipelined sceling of signed residue numbers with the mixed-radix conversion in the programmable gate array
PublikacjaIn this work a scaling technique of signed residue numbers is proposed. The method is based on conversion to the Mixed-Radix System (MRS) adapted for the FPGA implementation. The scaling factor is assumed to be a moduli product from the Residue Number System (RNS) base. Scaling is performed by scaling of terms of the mixed-radix expansion, generation of residue reprezentation of scaled terms, binary addition of these representations...
-
Programmable Input Mode Instrumentation Amplifier Using Multiple Output Current Conveyors
PublikacjaIn this paper a programmable input mode instrumentation amplifier (IA) utilising second generation, multiple output current conveyors and transmission gates is presented. Its main advantage is the ability to choose a voltage or current mode of inputs by setting the voltage of two configuration nodes. The presented IA is prepared as an integrated circuit block to be used alone or as a sub-block in a microcontroller or in a field...
-
Energy Management of Microgrid System
PublikacjaW artykule przedstawiono system sterowania rozproszonych źródeł energii (DER) w oparciu o protokół Ethernet POWERLINK. Autorzy opracowali metody komunikowania się z systemu Zarządzania Energią z przekształtnikami energoelektronicznymi w system zwany mikrosiecią (Microgrid). W artykule przedstawiono optymalny podział mocy pomiędzy źródłami wytwórczymi a obciążeniem. System ten składa się z: kogeneratora z silnikiem na gaz ziemny...
-
Speed sensorless induction motor drive with predictive current controller
PublikacjaToday, speed sensorless modes of operation are becoming standard solutions in the area of electric drives. This paper presents a speed sensorless control system of an induction motor with a predictive current controller. A closed-loop estimation system with robustness against motor parameter variation is used for the control approach. The proposed algorithm has been implemented using field-programmable gate arrays (FPGAs) and a...
-
The contactless method of chip-to-chip high-speed data transmission monitoring
PublikacjaThis paper presents a technique of decoupling differential signals transmitted in a pair of microstrip lines on a printed circuit board (PCB), using dedicated coupler for high speed data transmission monitoring in chip-to-chip interconnections. The coupler used for signal probing is overlayed on the pair of microstrip lines under test, and provides a signal to the next blocks of the measurement system without disturbing transmission...
-
COMPARISON OF SYSTEM ON CHIP TECHNOLOGIES FOR SPACE APPLICATIONS
PublikacjaThe paper presents a review of technologies available for the implementation of digital and mixed signal systems, particularly the system on a chip (SoC) for space applications. The phenomena encountered in the space environment are briefly presented, together with the known solutions, regarding the design of complex electronic systems. The most important norms regarding single die integrated circuits designed for space are also...
-
LABORATORIUM SZYBKIEGO PROTOTYPOWANIA : Inżynieria odwrotna
PublikacjaSzybkie prototypowanie (ang. Rapid Prototyping) i inżynieria odwrotna (ang. Reverse Engineering) są jednymi z najbardziej dynamicznie rozwijających się działów komputerowego wspomagania projektowania, wytwarzania i realizacji prac inżynierskich (CAD/CAM/CAE). Inżynieria odwrotna stanowi zwykle wyjściowy etap szybkiego prototypowania. Udostępnia ona metody generowania wirtualnych modeli 3D istniejących obiektów w wyniku ich pomiarów....
-
HILS for the Design of Three-Wheeled Mobile Platform Motion Surveillance System with a Use of Energy Performance Index
PublikacjaCurrent tendency in mechatronic design requires the use of comprehensive development of an environment, which gives the possibility to prototype, design, simulate and integrate with dedicated hardware. The paper discusses the Hardware-In-the-Loop Simulations (HILS) mechatronic technique, used during the design of the surveillance system based on energy performance index. The presented test configuration (physical controller – emulated...
-
Multi-core processing system for real-time image processing in embedded computer vision applications
PublikacjaW artykule opisano architekturę wielordzeniowego programowalnego systemu do przetwarzania obrazów w czasie rzeczywistym. Dane obrazu są przetwarzane równocześnie przez wszystkie procesory. System umożliwia niskopoziomowe przetwarzanie obrazów,np. odejmowanie tła, wykrywanie obiektów ruchomych, transformacje geometryczne, indeksowanie wykrytych obiektów, ocena ich kształtu oraz podstawowa analiza trajektorii ruchu. Ang:This paper...
-
Digital structures for high-speed signal processing
PublikacjaThe work covers several issues of realization of digital structures for pipelined processing of real and complex signals with the use of binary arithmetic and residue arithmetic. Basic rules of performing operations in residue arithmetic are presented along with selected residue number systems for processing of complex signals and computation of convolution. Subsequently, methods of conversion of numbers from weighted systems to...
-
Implementation of Addition and Subtraction Operations in Multiple Precision Arithmetic
PublikacjaIn this paper, we present a digital circuit of arithmetic unit implementing addition and subtraction operations in multiple-precision arithmetic (MPA). This adder-subtractor unit is a part of MPA coprocessor supporting and offloading the central processing unit (CPU) in computations requiring precision higher than 32/64 bits. Although addition and subtraction operations of two n-digit numbers require O(n) operations, the efficient...
-
Katedra Elektrotechniki, Systemów Sterowania i Informatyki
Zespoły BadawczeW Katedrze Elektrotechniki, Systemów Sterowania i Informatyki prowadzone są badania w tematyce podstaw elektrotechniki, zaawansowanych systemów sterowania, prototypowania dedykowanych rozwiązań sprzętowych w FPGA. Prowadzone badania skupiają się również na wykorzystaniu zaawansowanych technik analizy komputerowej w systemach sterowania oraz elektrotechniki.
-
Techniki projektowania mechatronicznego,W,MTR,IIst,sem.01,lato,2023/24 PG_00057020
Kursy OnlinePodstawowe definicje i określenia projektowania mechatronicznego w układach niestacjonarnych. Zadania projektowania mechatronicznego. Wybrane techniki projektowania mechatronicznego. Wirtualne prototypowanie. Symulacja w czasie rzeczywistym. Szybkie prototypowanie na obiekcie docelowym. Przykład projektowania mechatronicznego 3-kołowej platformy mobilnej. Zadania projektowania mechatronicznego ukierunkowane na nadzorowanie...
-
Techniki Projektowania Mechatronicznego, W, MTR IIst, sem. 01, letni 2022/23(00057020)
Kursy OnlinePodstawowe definicje i określenia projektowania mechatronicznego w układach niestacjonarnych. Zadania projektowania mechatronicznego.Wybrane techniki projektowania mechatronicznego. Wirtualne prototypowanie. Symulacja w czasie rzeczywistym. Szybkie prototypowanie na obiekcie docelowym. Przykład projektowania mechatronicznego 3-kołowej platformy mobilnej. Zadania projektowania mechatronicznego ukierunkowane na nadzorowanie procesów...
-
SYSTEM WSPOMAGAJĄCY DIAGNOSTYKĘ CZERNIAKA ZŁOŚLIWEGO PRZY POMOCY METOD PRZETWARZANIA OBRAZU I ALGORYTMÓW INTELIGENCJI OBLICZENIOWEJ
PublikacjaNowotwory skóry są najczęściej spotykanymi nowotworami na świecie. Czerniaki złośliwe stanowią od około 5 do 7% wszystkich nowotworów złośliwych skóry u człowieka. Ich wczesne zdiagnozowanie jest kluczowym czynnikiem w późniejszej pomyślnej terapii. Niniejsza praca zawiera propozycję rozwinięcia i zautomatyzowania najważniejszej metody diagnozowania czerniaków, metody ABCD Stoltza. W artykule przedstawiono koncepcję i implementację...
-
REALIZACJA ELEMENTÓW SKŁADOWYCH ŁĄCZA RADIOWEGO Z UŻYCIEM URZĄDZEŃ RADIA PROGRAMOWALNEGO TYPU USRP
PublikacjaPrzez ostatnią dekadę projektowanie systemów radiowych zaczęło w coraz większym stopniu polegać na cyfrowym przetwarzaniu sygnałów. Możliwość i moc obliczeniowa procesorów ogólnego przeznaczenia GPP (General Purpose Processor), procesorów sygnałowych DSP (Digital Signal Processor) oraz układów programowalnych FPGA (Field Programmable Gate Array) znacząco wzrosła zgodnie z prawem Moor’a. Naturalnym następstwem tego trendu było większe...
-
Radar with rotary head
PublikacjaNowadays usage of radars is no longer reserved only for the military purpose. It finds many applications in various areas of science and industry. It may be used in order to obtain extended information about the state of critical infrastructure, like shipyards or petrochemical plants. Furthermore, it may be applied in vision denied environments. The aim of this project...
-
Katedra Automatyki Napędu Elektrycznego i Konwersji Energii
Zespoły Badawcze* nieliniowe sterowanie maszynami elektrycznymi * napędy elektryczne o sterowaniu bez czujnikowym * sterowanie przekształtnikami energoelektronicznymi, w tym przekształtnikami na średnie napięcia i przekształtnikami sieciowymi * energoelektroniczne układy przetwarzania energii w odnawialnych źródłach energii * projektowanie i badanie falowników i przetwornic * projektowanie układów sterowania mikroprocesorowego z wykorzystaniem...
-
Zespół Systemów Mikroelektronicznych
Zespoły Badawcze* projektowania I optymalizacji układów i systemów mikroelektronicznych * zaawansowane metody projektowania i optymalizacji analogowych filtrów aktywnych * programowanie układów scalonych (FPGA, CPLD, SPLD, FPAA) * układy specjalizowane ASIC * synteza systemów o małym poborze mocy * projektowanie topografii układów i zagadnień kompatybilności elektromagnetycznej * modelowania przyrządów półprzewodnikowych * modelowania właściwości...
-
Józef Woźniak prof. dr hab. inż.
OsobyProf. dr hab. inż. Józef Woźniak prof. zw. Politechniki Gdańskiej ukończył studia na Wydziale Elektroniki Politechniki Gdańskiej w 1971 r. W 1976 r. uzyskał stopień doktora nauk technicznych, a w 1991 r. stopień doktora habilitowanego w dyscyplinie telekomunikacja i specjalności teleinformatyka. W styczniu roku 2002 otrzymał tytuł profesora nauk technicznych. W 1994 r. został mianowany na stanowisko profesora nadzwyczajnego w Politechnice...
-
Inteligentne systemy pomiarowe/smart metering [moduł III obowiązkowy, grupy A i B ]
Kursy OnlineProwadzący: Dyr. Maciej Galik, Wydział Elektrotechniki i Automatyki PG Terminy realizacji: pierwsze spotkanie online: 5.05 (piątek) od 16.30 do 19:00 drugie spotkanie online: 12.05 (piątek) od 16.30 do 19:00 trzecie spotkanie online: 19.05 (piątek) od 16.30 do 19:00 czwarte spotkanie online: 26.05 (piątek) od 16.30 do 19:00 Celem zajęć jest poszerzenie rozumienia ryzyk związanych z technologią oraz przedstawienie...
-
Inteligentne systemy pomiarowe / Smart metering [SDW 2023/24]
Kursy OnlineProwadzący: dr inż. Andrzej Augusiak dr inż. Marcinem Jaskólski Terminy realizacji: pierwsze spotkanie online: 13.04 od 09.30 do 12:00 wykład drugie spotkanie online: 14.04 od 09.30 do 12:00 trzecie spotkanie online: 27.04 od 09.30 do 12:00 wykład czwarte spotkanie online: 28.04 od 09.30 do 12:00 Celem zajęć jest poszerzenie rozumienia ryzyk związanych z technologią oraz przedstawienie koncepcji...