Filters
total: 217
filtered: 178
Search results for: FILTRY SCALONE CMOS
-
Analogowe filtry CMOS OTA-C czasu ciągłego realizowane w strukturach pro- gramowalnych.**2002, s. 7-113, 95 rys. 12 tab. maszyn. Rozprawa doktorska ( 22.10.2002 ) PG Wydz. Elektr. Telekom. i Informat. Promotor: prof. dr hab. inż. Michał Białko
Publication.
-
Analogowe filtry pasma podstawowego scalonych odbiorników telefonii komórkowej.
PublicationDążenie do obniżenia poboru mocy w odbiornikach telefonii komórkowej zmusza do poszukiwania nowych rozwiązań układowych. Jednym z bloków odbiornika GSM jest dolnoprzepustowy filtr pasma podstawowego. W referacie przedstawiono trzy scalone analogowe filtry pasma podstawowego wykonane w technologii CMOS.
-
A field programmable analog array for CMOS continuous-time OTA-C filter applications
PublicationW artykule opisano programowalny wzmacniacz transkonduktancyjny oraz konfigurowalny blok analogowy CAB składający się ze wzmacniacza transkonduktancyjnego, kluczy oraz programowalnego kondensatora. Z bloków CAB można zbudować uniwersalne, programowalne filtry. Wzmacniacz transkondukancyjny został przesymulowany oraz wykonany w technologii CMOS. Wyniki pomiarów pokazują, że transkonduktancja wzmacniacza może być przestrajana ponad...
-
A low-voltage CMOS negative impedance converter for analogue filtering applications
PublicationLow-voltage high-frequency continuous-time filters are still required in many applications and are the subject of continuing research. There are many techniques to realize integrated filters, including OTA C, Opamp RC and MOSFET-C-Opamp. The latter two show high dynamic range at low supply voltage, but their frequency operating range is usually limited to several megahertz. Transconductance filters are dedicated to higher frequencies....
-
Noise modeling of static CMOS gates for low-noise circuit synthesis
PublicationW artykule przedstawiono efektywną metodę modelowania widma szumu napięcia zasilającego generowanego przez statyczne bramki cyfrowe CMOS. Metoda modelowania uwzględnia krótkie impulsy prądowe powstające w czasie przełączania bramek i pozwala oszacować górne limity widma szumu napięcia zasilającego co umożliwia niskoszumową syntezę układów cyfrowych.
-
Niskonapięciowy filtr analogowy CMOS wykorzystujący konwerter ujemnoimpedancyjny
PublicationA low-voltage 3-order low-pass CMOS filter based on the novel current inversion type negative impedance converter (CNIC) is presented. It shows a badwidth of 10 MHz at 400 uW power consumption and 2 V supply voltage when realized in a 0.35 um CMOS process.
-
Niskonapięciowy filtr analogowy CMOS oparty o konwerter ujemno-impedancyjny
PublicationA low-voltage 3-order low-pass CMOS filter based on the novel current inversion type negative impedance converter (CNIC) is presented. It shows a badwidth of 10 MHz at 400 uW power consumption and 2 V supply voltage when realized in a 0.35 um CMOS process.
-
Filtry cyfrowe ułamkowoopóźniające - projektowanie metodą okien
PublicationMonografia jest poświęcona projektowaniu cyfrowych filtrów ułamkowoopóźniających typu FIR metodą okien. Wyróżniono tu dwie modyfikacje klasycznej metody okien: metodę okien symetrycznych z dodatkową korekcją wzmocnienia filtru oraz metodę okien przesuwanych, w której okno używane w projektowaniu jest próbkowane z przesunięciem równym opóźnieniu efektywnemu projektowanego filtru. Wspólną cechą obydwu podejść jest wykorzystanie symetrycznego...
-
Problemy projektowania analogowych filtrów CMOS Gm-C czasu ciągłego w strukturach trybu napięciowego i prądowego
PublicationPraca dotyczy wybranych aspektów teorii projektowania analogowych filtrów CMOS Gm-C czasu ciągłego, realizowanych w strukturach układowych, wykorzystujących zlinearyzowane wzmacniacze transkonduktancyjne (Gm) i liniowe elementy pojemnościowe (C). Zaprezentowano ogólną strukturę filtrów Gm-C wraz z opisem macierzowym. Zmodyfikowany opis macierzowy podano również dla filtrów Gm-LC, wykorzystujących dodatkowo elementy indukcyjne...
-
Programowalny zlinearyzowany wzmacniacz transkonduktancyjny CMOS
PublicationW artykule przedstawiono metodę linearyzacji wzmacniacza transkonduktancyjnego CMOS wykorzystującą sprzężenie w przód. Zaproponowany wzmacniacz składa się ze wzmacniaczy różnicowych MOS oraz rezystora służącego jako odniesienie. W rezultacie otrzymujemy efektywną metodę linearyzacji charakterystyk przejściowych wzmacniacza transkonduktancyjnego. Programowanie wartości transkonduktancji wzmacniacza realizowane jest z zastosowaniem...
-
A High-Efficient Low-Voltage Rectifier for CMOS Technology
PublicationA new configuration of rectifier suiting CMOS technology is presented. The rectifier consists of only two nchannel MOS transistors, two capacitors and two resistors; for this reason it is very favourable in manufacturing in CMOS technology. With these features the rectifier is easy to design and cheap in production. Despite its simplicity, the rectifier has relatively good characteristics, the voltage and power efficiency, and...
-
Programmable CMOS operational transconductance amplifier OTA
PublicationW pracy przedstawiono ulepszoną wersję programowalnego wzmacniacza transkonduktacyjnego o szerokim paśmie przepustowym. Zaprojektowany wzmacniacz został przesymulowany komputerowo oraz wyprodukowany w technologii CMOS. Wyniki wskazują na ponad 450 krotną możliwość zmiany współczynnika transkonduktancji oraz 3dB pasmo częstotliwościowe leżące powyżej 300MHz. Przedstawiono również zastosowanie wzmacniacza OTA w analogowej tablicy...
-
Pikselowy cyfrowy układ CDS przeznaczony do przetwornika obrazu CMOS
PublicationW artykule zaproponowano cyfrowy układ CDS (Correlated Double Sampling) przeznaczony do przetwornika obrazu CMOS. Układ różni się od klasycznych rozwiązań tym, że dwie pamięci przechowujące próbki sygnału wizyjnego zastąpiono jednym licznikiem rewersyjnym. Dzięki tej modyfikacji możliwa jest znaczna redukcja powierzchni układu CDS i umieszczenie go w każdym pikselu przetwornika obrazu CMOS. System został zaprojektowany i przesymulowany...
-
Pikselowy cyfrowy układ CDS przeznaczony do przetwornika obrazu CMOS
PublicationW artykule zaproponowano cyfrowy układ CDS (Correlated Double Sampling) przeznaczony do przetwornika obrazu CMOS. Układ różni się od klasycznych rozwiązań tym, że dwie pamięci przechowujące próbki sygnału wizyjnego zastąpiono jednym licznikiem rewersyjnym. Dzięki tej modyfikacji możliwa jest znaczna redukcja powierzchni układu CDS i umieszczenie go w każdym pikselu przetwornika obrazu CMOS. System został zaprojektowany i przesymulowany...
-
Highly linear CMOS triode transconductor for VHF applications
PublicationA high-speed, fully balanced complementary-symmetry metal-oxide-semiconductor (CMOS) triode transconductor is presented. The proposed approach exploits a pseudo-differential-pair triode configuration with a simple adaptive circuit stabilising the drain-to-source voltages of metal-oxide-semiconductor (MOS) transistors. Since no additional active circuits (apart from the resistors made of the cut-off MOS devices) and no feedback...
-
Multiple output CMOS current amplifier
PublicationIn this paper the multiple output current amplifier basic cell is proposed. The triple output current mirror and current follower circuit are described in detail. The cell consists of a split nMOS differential pair and accompanying biasing current sources. It is suitable for low voltage operation and exhibits highly linear DC response. Through cell devices scaling, not only unity, but also any current gains are achievable. As...
-
Algorytmiczne metody redukcji poboru mocy w układach CMOS
PublicationW pracy przedstawiono wybrane możliwości zredukowania poboru mocy układów CMOS z wykorzystaniem dwóch algorytmów szeregowania zadań w procesie syntezy wysokiego poziomu układów cyfrowych. Zaprezentowano dwa opracowane algorytmy, a mianowicie MAREL i UNILO, dla których utworzono odpowiednie programy pozwalające uzyskać redukcję mocy projektowanych układów CMOS. Przeprowadzone badania testowe przy pomocy standardowych benchmarków...
-
On analog comparators for CMOS digital pixel applications. A comparative study
PublicationVoltage comparator is the only – apart from the light-to-voltage converter – analog component in the digital CMOS pixel. In this work, the influence of the analog comparator nonidealities on the performance of the digital pixel has been investigated. In particular, two versions of the digital pixel have been designed in 0.35 μm CMOS technology, each using a different type of analog comparator. The properties of both versions have...
-
Prosty komparator analogowy dla cyfrowego przetwornika obrazu CMOS
PublicationKomparator napięciowy, oprócz przetwornika światło-napięcie, jest jedynym elementem analogowym w cyfrowym pikselu CMOS. W pracy badano wpływ nieidealności komparatora analogowego na parametry cyfrowego piksela. W tym celu zaprojektowano w technologii CMOS 0,35μm dwie wersje cyfrowego piksela, różniące się typem zastosowanego komparatora analogowego. W pierwszej wersji piksela zastosowano różnicowy komparator o zwiększonej powierzchni...
-
Prosty komparator analogowy dla cyfrowego przetwornika obrazu CMOS
PublicationKomparator napięciowy, oprócz przetwornika światło-napięcie, jest jedynym elementem analogowym w cyfrowym pikselu CMOS. W pracy badano wpływ nieidealności komparatora analogowego na parametry cyfrowego piksela. W tym celu zaprojektowano w technologii CMOS 0,35 µm dwie wersje cyfrowego piksela, różniące się typem zastosowanego komparatora analogowego. W pierwszej wersji piksela zastosowano różnicowy komparator o zwiększonej powierzchni...
-
Design of a 3.3V four-quadrant analog CMOS multiplier
PublicationW pracy przedstawiono dwa czterokwadrantowe mnożniki analogowe CMOS pracujące przy napięciu zasilania 3.3V. Układy wykorzystują tranzystory MOS pracujące zarówno w zakresie nasycenia jak i w zakresie triodowym. Wyniki symulacji komputerowych pokazują, że współczynnik zawartości harmonicznych (THD) sygnału wyjściowego jest mniejszy niż 0.75% dla sygnału wejściowego o amplitudzie 1V o częstotliwości 10MHz. Pasmo 3dB układu wynosi...
-
CMOS realisation of analogue processor for early vision processing
PublicationThe architecture concept of a high-speed low-power analogue vision chip, which performs low-level real-time image algorithms ispresented. The proof-of-concept prototype vision chip containing 32 × 32 photosensor array and 32 analogue processors is fabricated usinga 0.35 μm CMOS technology. The prototype can be configured to register and process images with very high speed, reaching 2000 framesper second, or achieve very low power...
-
Programowalny zlinearyzowany wejściowy stopieńwzmacniacza transkonduktancyjnego CMOS
PublicationW artykule przedstawiono zlinearyzowany wejściowy stopień wzmacniacza transkonduktancyjnego CMOS. W jego skład wchodzi para różnicowa, prosty jednostopniowy wzmacniacz operacyjny o szerokim paśmie oraz rezystor. Elementy te pracują objęte pętlą ujemnego sprzężenia zwrotnego a linearyzacja osiągana jest przez powielenie liniowych charakterystyk rezystora. W rezultacie otrzymujemy wejściowy stopień wzmacniacza transkonduktancyjnego...
-
Analogue CMOS ASICs in Image Processing Systems
PublicationIn this paper a survey of analog application specific integrated circuits (ASICs) for low-level image processing, called vision chips, is presented. Due to the specific requirements, the vision chips are designed using different architectures best suited to their functions. The main types of the vision chip architectures and their properties are presented and characterized on selected examples of prototype integrated circuits (ICs)...
-
CMOS implementation of an analogue median filter for image processing in real time
PublicationAn analogue median filter, realised in a 0.35 μm CMOS technology, is presented in this paper. The key advantages of the filter are: high speed of image processing (50 frames per second), low-power operation (below 1.25 mW under 3.3 V supply) and relatively high accuracy of signal processing. The presented filter is a part of an integrated circuit for image processing (a vision chip), containing: a photo-sensor matrix, a set of...
-
3.3V CMOS differential pair transconductor with active error feedback.
PublicationW pracy opisano nową koncepcję układową różnicowego wzmacniacza transkonduktancyjnego CMOS z aktywnym ujemnym sprzężeniem zwrotnym błędu przeznaczonego do pracy z napięciem zasilania 3.3V. Przeprowadzono badania symulacyjne z wykorzystaniem pakietu SPICE oraz pokazano przykładową implementację układu dolnoprzepustowego filtru Gm-C rzędu czwartego w aproksymacji Butterwortha.
-
Estimation of DC motor parameters using a simple CMOS camera
PublicationDifferent components of control systems for mobile robots are based on dynamic models. In low-cost solutions such a robot is wheeled and equipped with DC motors, which have to be included in the model of the robot. The model is fairly simple but determination of its parameters needs not to be easy. For instance, DC motor parameters are typically identified indirectly using suitable measurements, concerning engine voltage, current,...
-
Unity-Gain Zero-Offset CMOS Buffer with Improved Feedforward Path
PublicationA voltage unity-gain zero-offset CMOS amplifier with reduced gain error and increased PSRR (power supply rejection ratio) is proposed. The amplifier uses two feed mechanisms, negative feedback and supporting positive feedforward, to achieve low deviation from unit gain over the entire input range. The circuit, designed in a standard 180-nanometer 1.8-voltage CMOS process, is compared with two known buffers of similar topology,...
-
Zakłócenia sprzężenia podłożowego w układach scalonych CMOS
PublicationTemat artykułu stanowią zagadnienia modelowania sprzężenia podłożowego w układach scalonych CMOS. Zaprezentowana została metoda modelowania podłoża oparta na funkcji Green´a, która pozwala projektantom wygenerować model podłoża na podstawie danych geometrycznych projektu topografii oraz danych technologicznych procesu. Na podstawie symulacji komputerowej dwóch mieszanych układów scalonych (oscylator pierścieniowy i "analogowy"...
-
Technique to improve CMRR at high frequencies in CMOS OTA-C filters
PublicationIn this paper a technique to improve the common-mode rejection ratio (CMRR) at high frequencies in the OTA-C filters is proposed. The technique is applicable to most OTA-C filters using CMOS operational transconductance amplifiers (OTA) based on differential pairs. The presented analysis shows that a significant broadening of CMRR bandwidth can be achieved by using a differential pair with the bodies of transistors connected to...
-
A versatile analog CMOS cell: voltage - buffer /current - conveyor/ multiplier
PublicationW pracy przedstawiono koncepcję uniwersalnej komórki analogowej przeznaczonej dla programowalnych układów analogowych (FPAA). Komórka może pełnić funkcję bufora napięciowego, konwjora prądowego lub mnożnika analogowego. Układ przesymulowano w technologii CMOS 2 ćm.
-
Large dynamic range high frequency fully differential CMOS transconductanceamplifier.
PublicationW pracy zaproponowano nową koncepcję układową w pełni różnicowego wzmacniacza transkonduktancyjnego CMOS o dużym zakresie dynamiki i szerokim pasmie częstotliwości. Przeprowadzone badania teoretyczne i symulacyjne potwierdziły małe zniekształcenia harmoniczne (THD), szerokie pasmo przenoszonych częstotliwości oraz duży zakres dynamiki dla sygnałów różnicowych.
-
Wpływ sprzężenia podłożowego na jakość pracy układów scalonych CMOS.
PublicationPraca dotyczy badania efektów sprzężenia podłożowego w układach scalonych CMOS. W oparciu o wyniki symulacji dwóch układów scalonych uzasadniono konieczność uwzględnienia modelu sprzężenia przez podłoże w procesie projektowym oraz konieczność i sposób przeprojektowania układów w celu zapewnienia ich poprawnej pracy.
-
Programowalny zlinearyzowany wejściowy stopień wzmacniacza transkonduktancyjnego cmos
PublicationW artykule przedstawiono zlinearyzowany wejściowy stopień wzmacniacza transkonduktancyjnego CMOS. W jego skład wchodzi para różnicowa, prosty jednostopniowy wzmacniacz operacyjny o szerokim paśmie oraz rezystor. Elementy te pracują objęte pętlą ujemnego sprzężenia zwrotnego a linearyzacja osiągana jest przez powielenie liniowych charakterystyk rezystora. W rezultacie otrzymujemy wejściowy stopień wzmacniacza transkonduktancyjnego...
-
Linearized CMOS OTA using Active-Error Feedforward technique.
PublicationW pracy przedstawiono koncepcję układową operacyjnego wzmacniacza transkonduktancyjnego CMOS OTA oraz metodę linearyzacji jego charakterystyki przejściowej typu ''active-error feedforward''. Badania symulacyjne przy pomocy programu SPICE wykazały, że linearyzowany układ jest dostosowany do pracy z napięciem zasilania ± 1,25 V i dla sygnału harmonicznego o częstotliwości 1MHz (0,8 Vp-p) zapewnia poziom zniekształceń harmonicznych...
-
Design of highly linear tunable CMOS OTA for continuous-time filters
PublicationW pracy przedstawiono analityczną metodę projektowania wzmacniaczy transkon-duktancyjnych CMOS o bardzo dobrej liniowości. Zaproponowano dwie wersje układu różniące się umiejscowieniem dodatkowej pary różnicowej służącej do kompensacji nieliniowości charakterystyki przejściowej. Praca zawiera wyniki symulacji pełnych wersji obu układów otrzymane przy użyciu symulatora SPICE.
-
Niskomocowy komparator z zatrzaskiem przeznaczony do cyfrowego przetwornika obrazu CMOS
PublicationW artykule zaproponowano realizację analogowego niskomocowego komparatora z zatrzaskiem przeznaczonego do cyfrowego piksela CMOS. Komparator zaprojektowano w technologii 0,35 μm CMOS. Układ zoptymalizowano pod kątem obniżenia poboru mocy ze źródła zasilającego i powierzchni topografii. W projekcie zastosowano techniki redukcji poboru mocy statycznej i dynamicznej. Komparator przebadano symulacyjnie w układzie cyfrowego piksela...
-
Niskomocowy komparator z zatrzaskiem przeznaczony do cyfrowego przetwornika obrazu CMOS
PublicationW artykule zaproponowano realizację analogowego niskomocowego komparatora z zatrzaskiem przeznaczonego do cyfrowego piksela CMOS. Komparator zaprojektowano w technologii 0,35 μm CMOS. Układ zoptymalizowano pod kątem obniżenia poboru mocy ze źródła zasilającego i powierzchni topografii. W projekcie zastosowano techniki redukcji poboru mocy statycznej i dynamicznej. Komparator przebadano symulacyjnie w układzie cyfrowego piksela...
-
Realizacja scalonego filtru kanałowego CMOS do wielosystemowego odbiornika telefonii bezprzewodowej
PublicationW pracy przedstawiono projekt i realizację fizyczną scalonego filtru kanałowego przeznaczonego do wielosystemowego odbiornika telefonii bezprzewodowej. Przedstawiony filtr aktywny wykonano w technice RC w technologii 0,35 um CMOS
-
Struktura Farrowa a filtry opóźniające optymalne w sensie Czebyszewa.
PublicationW pracy przybliżono zagadnienie implementacji filtrów ułamkowo-opóżniających o zmiennym opóźnieniu ułamkowym za pomocą struktury Farrowa. Istotą tej struktury jest to, że współczynniki odpowiedzi impulsowej filtru opóźniającego wyznaczane są na bieżąco za pośrednictwem wielomianów aproksymujących na podstawie zadanego opóźnienia ułamkowego. Podejście takie pozwala na znaczące zmniejszenie złożonosci numerycznej implementacji filtru...
-
Zminiaturyzowane, planarne filtry pasmowo-przepustowe o nowej topologii
PublicationW referacie zaprezentowano proces miniaturyzacji filtru pasmowo-przepustowego, zbudowanego w oparciu o sprzężone linie mikropaskowe, polegający na zastosowaniu dwóch komplementarnych technik: (i) zmianie geometrii sprzężonych sekcji linii mikropaskowych za pomocą krzywych fraktalnych von Kocha drugiej iteracji w celu skrócenia zewnętrznych sekcji linii sprzężonych oraz zwiększeniu tłumienia w paśmie zaporowym dla częstotliwości...
-
Zminiaturyzowane, planarne filtry pasmowo-przepustowe o nowej topologii
PublicationW referacie zaprezentowano proces miniaturyzacji filtru pasmowo-przepustowego, zbudowanego w oparciu o sprzężone linie mikropaskowe, polegający na zastosowaniu dwóch komplementarnych technik: (i) zmianie geometrii sprzężonych sekcji linii mikropaskowych za pomocą krzywych fraktalnych w celu skrócenia odcinków linii sprzężonych oraz zwiększeniu tłumienia w paśmie zaporowym dla częstotliwości 2f0 oraz (ii) wprowadzeniu perforacji...
-
An Ultra-Low-Energy Analog Comparator for A/D Converters in CMOS Image Sensors
PublicationThis paper proposes a new solution of an ultra-low-energy analog comparator, dedicated to slope analog-to-digital converters (ADC), particularly suited for CMOS image sensors (CISs) featuring a large number of ADCs. For massively parallel imaging arrays, this number may be as high as tens-hundreds of thousands ADCs. As each ADC includes an analog comparator, the number of these comparators in CIS is always high. Detailed analysis...
-
Realizacja scalonego filtru kanałowego CMOS do wielosystemowego odbiornika telefonii bezprzewodowej
PublicationW pracy przedstawiono projekt i realizację fizyczną i wyniki pomiarowe scalonego filtru kanałowego wielosystemowego odbiornika telefonii bezprzewodowej. Przedstawiony filtr aktywny wykonano w technice RC w technologii 0,35 um CMOS
-
Mikromocowy procesor analogowy CMOS do wstępnego przetwarzania obrazu
PublicationW artykule przedstawiono projekt i wyniki badań scalonego analogowego układu wizyjnego, który wykonuje splotowe niskopoziomowe algorytmy przetwarzania obrazu w czasie rzeczywistym. Układ prototypowy został wykonany w technologii CMOS 0,35 μm i zawiera matrycę SIMD procesorów analogowych o rozmiarze 64 x 64. Wymiary topografii matrycy wynoszą 2,2 mm x 2,2 mm, co daje gęstość 877 procesorów na mm2. Matryca pobiera moc mniejszą niż...
-
Mikromocowy procesor analogowy CMOS do wstępnego przetwarzania obrazu
PublicationW artykule przedstawiono scalony analogowy układ wizyjny (ang. vision chip), który wykonuje splotowe niskopoziomowe algorytmy przetwarzania obrazów w czasie rzeczywistym. Układ prototypowy został wykonany w technologii CMOS 0,35 μm i zawiera matrycę SIMD procesorów analogowych o rozmiarze 64 x 64. Wymiary topografii matrycy wynoszą 2,2 mm x 2,2 mm, co daje gęstość 877 procesorów na mm2. Matryca pobiera moc mniejszą niż 0,4 μW (poniżej...
-
Generalized adaptive notch filter with a self-optimization capability
PublicationW pracy przedstawiono samonastrajalny wariant tzw. uogólnionego adaptacyjnego filtru wycinającego. Automatycznym strojeniem objęte są dwa współczynniki wzmocnienia adaptacji, odpowiedzialne za śledzenie amplitud i częstotliwości parametrów identyfikowanego obiektu.
-
Light-Powered Starter for Micro-Power Boost DC–DC Converter for CMOS Image Sensors
PublicationThe design of a starter for a low-voltage, micro-power boost DC–DC converter intended for powering CMOS image sensors is presented. A unique feature of the starter is extremely low current, below 1 nA, supplying its control circuit. Therefore, a high-voltage (1.3 V) configuration of series-connected photovoltaic diodes available in a standard CMOS process or a small external LED working in photovoltaic mode can be used as an auxiliary...
-
Scalony analogowy filtr kanałowy CMOS wielosystemowego odbiornika komunikacji bezprzewodowej
PublicationNa przestrzeni ostatnich lat powstało wiele nowych standardów komunikacji bezprzewodowej, co prowadzi do zwiększonego zapotrzebowania na urządzenia wielosystemowe. Konieczność zmniejszenia kosztów produkcji, obniżenia pobieranej mocy i zmniejszenia rozmiarów tych urządzeń zmusza do poszukiwania nowych rozwiązań układowych. Jednym z ważniejszych bloków toru odbiornika telefonii bezprzewodowej jest dolnoprzepustowy filtr kanałowy....
-
Design of highly linear tunable CMOS OTA using a linearizing differentialpair in the output stage.
PublicationW pracy przedstawiono analityczną metodę projektowania wzmacniaczy transkonduktancyjnych CMOS o bardzo dobrej liniowości. Praca zawiera również wyniki symulacji pełnej wersji zaprojektowanego układu otrzymane przy użyciu symulatora SPICE.
-
A High-Efficient Measurement System With Optimization Feature for Prototype CMOS Image Sensors
PublicationIn this paper, a gray-scale CMOS image sensor (CIS) characterization system with an optimization feature has been proposed. By using a very fast and precise control of light intensity, based on the pulsewidth-modulation method, it is avoided to measure the illuminance every time. These features accelerate the multicriteria CIS optimization requiring many thousands of measurements. The system throughput is 2.5 Gb/s, which allows...
-
Ladder-Based Synthesis and Design of Low-Frequency Buffer-Based CMOS Filters
PublicationBuffer-based CMOS filters are maximally simplified circuits containing as few transistors as possible. Their applications, among others, include nano to micro watt biomedical sensors that process physiological signals of frequencies from 0.01 Hz to about 3 kHz. The order of a buffer-based filter is not greater than two. Hence, to obtain higher-order filters, a cascade of second-order filters is constructed. In this paper, a more...
-
Low frequency noise and reliability properties of 0.12um CMOS devices with Ta2O5 as gate dielectrics
PublicationW artykule przedstawiono wyniki badań jakości tranzystorów CMOS 0.12um z Ta2O5 użytym jako dielektryk bramki. Przedstawione są charakterystyki statyczne elementów oraz wyniki pomiarów szumów prowadzonych w celu określenia jakości warstwy dielektrycznej Ta2O5, a także wyniki badań przeciążeniowych elementów.
-
Porównanie wybranych algorytmów szeregowania zadań dla potrzeb redukcji poboru mocy cyfrowych układów CMOS.
PublicationSzeregowanie zadań stosowane dla potrzeb redukcji poboru mocy cyfrowych układów CMOS prowadzi do problemów NP trudnych. Stąd też brakuje analitycznych algorytmów gwarantu-jących uzyskanie optymalnego rozwiązania w akceptowalnym czasie. Praca prezentuje porównanie jakości rozwiązań wyznaczonych heurystycznymi algorytmami szeregowania zadań stosowanych na etapie syntezy wysokiego poziomu cyfrowych układów CMOS, które zostały uzyskane...
-
Analog CMOS processor for early vision processing with highly reduced power consumption
PublicationA new approach to an analog ultra-low power visionchip design is presented. The prototype chip performs low-levelconvolutional image processing algorithms in real time. Thecircuit is implemented in 0.35 μm CMOS technology, contains64 x 64 SIMD matrix with embedded analogue processors APE(Analogue Processing Element). The photo-sensitive-matrix is of2.2 μm x 2.2 μm size, giving the density of 877 processors permm2. The matrix dissipates...
-
Programmable linearized CMOS OTA for fully differential continuous-time filter design
PublicationW artykule przedstawiono metodę linearyzacji wzmacniacza wykorzystującą sprzężenie w przód. Wzmacniacz składa się z par różnicowych i referencyjnego rezystora. W wyniku uzyskano skuteczną metodę linearyzacji charakterystyk przejściowych wzmacniacza. Programowalność wartości transkonduktancji wzmacniacza realizowana jest poprzez lustro prądowe. Wykonane symulacje komputerowe SPICE z użyciem modeli dla technologii 0.35um AMS CMOS...
-
Programowalna macierz analogowa CMOS
PublicationOpisano programowalny wzmacniacz transkonduktancyjny oraz konfigurowalny blok analogowy CAB (Configurable Analog Block) składający się ze wzmacniacza transkonduktacyjnego, kluczy sygnałowych oraz programowalnego kondensatora.
-
Phase compensation scheme for feedforward linearised CMOS operational transconductance amplifier.
PublicationW pracy opisano technikę kompensacji charakterystyk fazowych linearyzowanego metodą feedforward operacyjnego wzmacniacza transkonduktancyjnego CMOS. Wykazano, że proponowana koncepcja układowa prowadzi do znacznej poprawy liniowości charakterystyki przejściowej wzmacniacza oraz do rozszerzenia zakresu liniowości prądu wyjściowego. Ponadto w pracy przeprowadzono analizę charakterystyk częstotliwościowych, w wyniku której otrzymano...
-
Programmable feedforward linearized CMOS OTA for fully differential continuous-time filter design
PublicationW artykule przedstawiono metodę linearyzacji wzmacniacza transkonduktancyjnego (OTA) CMOS z zastosowaniem sprzężenia w przód. Wzmacniacz zbudowany jest z użyciem prostych par różnicowych, wzmacniacza w pętli sprzężenia zwrotnego do samoregulacji transkonduktancji wzmacniaczy oraz liniowej rezystancji odniesienia (R). W wyniku uzyskano znaczną linaryzację charakterystyk przejściowych wzmacniacza OTA. Symulacje komputerowe SPICE...
-
Hybrid‐mode single‐slope ADC with improved linearity and reduced conversion time for CMOS image sensors
PublicationIn the paper, a single‐slope analog‐to‐digital converter (ADC) for integrated CMOS image sensor applications with an improved technique of conversion has been proposed. The proposed hybrid‐mode ADC automatically uses one of the following conversion techniques: time based (i.e. PWM) or voltage based (i.e. single‐slope). During the ADC operation, the clock frequency and reference voltage are modified in order to reduce the conversion...
-
An Analog Sub-Miliwatt CMOS Image Sensor With Pixel-Level Convolution Processing
PublicationA new approach to an analog ultra-low power medium-resolution vision chip design is presented. The prototype chip performs low-level image processing algorithms in real time. Only a photo-diode, MOS switches and two capacitors are used to create an analog processing element (APE) that is able to realize any convolution algorithm based on a full 3x3 kernel. The proof-of-concept circuit is implemented in 0.35 µm CMOS technology,...
-
Porównanie wybranych algorytmów systemu APR dla potrzeb redukcji poboru mocy cyfrowych układów CMOS
PublicationPraca dotyczy porównania czterech wybranych algorytmów wchodzacych w skład systemu APR (ang. Adaptive Power Reduction). Przeprowadzono weryfikację zmodyfikowanych heurystycznych algorytmów IIOI, UNILO i MAREL oraz nowego algorytmu hybrydowego (HSA) dla potrzeb syntezy wysokiego poziomu (HLS od ang. High Level Synthesis) z redukcją poboru mocy układów cyfrowych CMOS. Pozwalają one na zwiększenie poziomu redukcji mocy rozpraszanej...
-
Rezystor aktywny CMOS oraz jego zastosowanie do budowy wzmacniacza transkonduktancyjnego.
PublicationRezystory aktywne są szeroko stosowane w układach analogowych. Jednym z bardzo ważnych zastosowań jest ich użycie jako elementu linearyzującego stałoprądowe charakterystyki przejściowe wzmacniacza różnicowego wykonanego w postaci pary tranzystorów MOS. W niniejszym artykule przedstawiono w pełni różnicowy, aktywny rezystor MOS. Składa się on z dwóch tranzystorów MOS oraz dwóch nieuziemionych źródeł napięciowych. Jako wykorzystanie...
-
Komputerowa weryfikacja układów cyfrowych CMOS utworzonych z podukładów zasilanych ze źródeł o różnych wartościach napięcia
PublicationW pracy zaprezentowano wyniki komputerowej weryfikacji cyfrowego układu CMOS utworzonego z klastrów, z których każdy jest zasilany odpowiednio malejącymi wartościami napięć. Zbiór klastrów został utworzony przy pomocy algorytmu ECA (Evolutionary Clustering Algorithm) dla potrzeb redukcji mocy pobieranej ze źródła zasilającego. Otrzymane rozwiązanie, charakteryzujące się zmniejszeniem zapotrzebowania na moc, nie powoduje pogorszenia...
-
1.2V low-power four-quadrant CMOS transconductance multiplier operating in saturation region.
PublicationW pracy opisano niskomocową strukturę układową liniowego transkonduktancyjnego mnożnika czteroćwiartkowego pracującego w zakresie nasycenia. Układ analizowano z uwzględnieniem standardowego 0,35-mikrometrowego procesu CMOS. Przeprowadzone symulacje przy pomocy programu SPICE wykazały wysoką liniowość w odniesieniu do obu wejść sterujących X, Y. Np. dla sygnału harmonicznego 1 MHz; 0,3Vp-p na wejściu Y uzyskano zniekształcenia...
-
Fixed Pattern Noise Reduction and Linearity Improvement in Time-Mode CMOS Image Sensors
PublicationIn the paper, a digital clock stopping technique for gain and offset correction in time-mode analog-to-digital converters (ADCs) has been proposed. The technique is dedicated to imagers with massively parallel image acquisition working in the time mode where compensation of dark signal non-uniformity (DSNU) as well as photo-response non-uniformity (PRNU) is critical. Fixed pattern noise (FPN) reduction has been experimentally validated...
-
A CMOS Pixel With Embedded ADC, Digital CDS and Gain Correction Capability for Massively Parallel Imaging Array
PublicationIn the paper, a CMOS pixel has been proposed for imaging arrays with massively parallel image acquisition and simultaneous compensation of dark signal nonuniformity (DSNU) as well as photoresponse nonuniformity (PRNU). In our solution the pixel contains all necessary functional blocks: a photosensor and an analog-to-digital converter (ADC) with built-in correlated double sampling (CDS) integrated together. It is implemented in...
-
Formalizm i metody szeregowania zadań dla potrzeb redukcji poboru mocy cyfrowych układów CMOS
PublicationW pracy przedstawiono związki pomiędzy modelami formalnymi stosowanymi w klasycznym szeregowaniu zadań a metodami wykorzystywanymi w syntezie wysokiego poziomu układów cyfrowych CMOS. Zagadnienia optymalizacyjne pojawiające się w obu tych problemach mogą być w pewnym sensie transformowalne. Pozwala to na przenoszenie wybranych metod rozwiązań z jednego problemu do drugiego.
-
Zastosowanie programu SCA w badaniu zakłóceń sprzężenia podłożowego w układach scalonych CMOS
PublicationW pracy przedstawiono charakterystykę programu SCA (Substrate Coupling Analysis), który służy do generowania impedancyjnego modelu podłoża układu scalonego na podstawie danych topografii układu oraz parametrów technologii. Format danych wejściowych oraz model podłoża zaprezentowano na przykładzie układu inwertera CMOS. Przedstawiono również wyniki symulacji mieszanego układu scalonego: dzielnik częstotliwości i analogowe źródło...
-
Analogowe filtry OTA-C czasu ciągłego - wybrane zagadnienia analizy i syntezy
PublicationW rozdziale przedstawiono istotne problemy dotyczące metod analizy, syntezy i projektowania analogowych filtrów OTA-C czasu ciągłego. Zaprezentowano analityczny model ogólnej struktury dla tej klasy filtrów. Podano zunifikowany macierzowy opis dla konfiguracji układowych filtrów OTA-C trybu napięciowego oraz prądowego. Omówiono podstawy analizy wrażliwości ogólnej struktury oraz przedstawiono reprezentatywne przykłady syntezy i...
-
Reducing average and peak temperatures of VLSI CMOS circuits by means of evolutionary algorithm applied to high level synthesis.
PublicationW pracy przedstawiono adaptacyjny algorytm ewolucyjny zastosowany do syntezy wysokiego poziomu układów cyfrowych CMOS w celu zredukowania pobieranej przez nie mocy. Prowadzi to do redukcji szczytowej i średniej temperatury układu scalonego. Dzięki temu uzyskuje się wzrost niezawodności projektowanych układów scalonych.
-
Single-Slope ADC With Embedded Convolution Filter for Global-Shutter CMOS Image Sensors
PublicationThis brief presents an analog-to-digital converter (ADC) suitable for acquisition and processing of images in the global-shutter mode at the pixel level. The ADC consists of an analog comparator, a multi-directional shift register for the comparator states, and a 16-bit reversible binary counter with programmable step size. It works in the traditional single-slope mode. The novelty is that during each step of the reference ramp,...
-
Characteristics of an image sensor with early-vision processing fabricated in standard 0.35 µm CMOS technology
PublicationThe article presents measurement results of prototype integrated circuits for acquisition and processing of images in real time. In order to verify a new concept of circuit solutions of analogue image processors, experimental integrated circuits were fabricated. The integrated circuits, designed in a standard 0.35 µm CMOS technology, contain the image sensor and analogue processors that perform low-level convolution-based image...
-
Active-Error Feedforward Technique for Linearization of CMOS Transconductance Amplifier
PublicationW pracy przedstawiono koncepcję układową operacyjnego wzmacniacza transkonduktancyjnego CMOS o zwiększonej liniowości charakterystyk przejściowych. Proponowana struktura wzmacniacza transkonduktancyjnego opiera się na wykorzystaniu prostych transkonduktorów realizowanych za pomocą par różnicowych. Linearyzacja charakterystyki przejściowej układu następuje dzięki zastosowaniu w ścieżce "feedforward" wzmacniacza błędu. Wzmacniacz...
-
Projekt architektury komputerowego systemu do redukcji poboru mocy cyfrowych układów VLSI CMOS
PublicationW pracy przedstawiono architekturę komputerowego systemu redukcji poboru mocy w cyfrowych układach VLSI CMOS. Opisano przypadki użycia systemu, wynikający z nich podział na komponenty oraz założenia dotyczące danych wejściowych. Szczegółowo opisane zostały wszystkie komponenty wchodzące w skład systemu oraz ich zadania, a także główne cechy przedstawionej architektury, z których najważniejszą jest zapewnienie modułowej konstrukcji...
-
Realizacja przetwornika obrazu CMOS z wbudowaną konwersją A/C i cyfrowym układem CDS
PublicationW artykule przedstawiono realizację w technologii CMOS 180 nm przetwornika obrazu z wbudowaną konwersją analogowo-cyfrową oraz z funkcją cyfrowej redukcji szumu. Przedstawiona realizacja przetwornika obrazu różni się od znanych z literatury rozwiązań tym, że układ redukcji szumu CDS (Correlated Double Sampling) umieszczono w każdym pikselu obrazu. Dzięki tej modyfikacji możliwe jest zastąpienie migawki szczelinowej przez migawkę...
-
Design of high frequency OTA in 130nm CMOS technology with single 1.2v power supply
PublicationW artykule przedstawiono wzmacniacz transkonduktancyjny OTA zasilany niskim napięciem i przeznaczony do użycia w filtrach czasu ciągłego w zakresie wysokich częstotliwości przetwarzanych sygnałów. Stopień wejściowy zbudowany jest w oparciu o inwertery CMOS. Wartość transkonduktancji wzmacniacza jest przestrajana z wykorzystaniem efektu podłożowego tranzystorów. Omówiono również układ dostrajania wzmacniacza. Brak wewnętrznych węzłów...
-
A nine-input 1.25 mW, 34 ns CMOS analog median filter for image processing in real time
PublicationIn this paper an analog voltage-mode median filter, which operates on a 3 × 3 kernel is presented. The filter is implemented in a 0.35 μm CMOS technology. The proposed solution is based on voltage comparators and a bubble sort configuration. As a result, a fast (34 ns) time response with low power consumption (1.25 mW for 3.3 V) is achieved. The key advantage of the configuration is relatively high accuracy of signal processing,...
-
Active Linear Tunable Resistance Element and Application to Feedforward Linearization of CMOS Transconductance Amplifier
PublicationW pracy przedstawiono koncepcję układową przestrajalnego rezystora liniowego MOS wykorzystującego tranzystory pracujące w zakresie triodowym. Opracowana struktura, jak wykazały symulacje komputerowe, charakteryzuje się dobrymi właściwościami zarówno jeżeli chodzi o zakres przestrajania jak i liniowość charakterystyk przejściowych. Pozwoliło to efektywnie wykorzystać prezentowany element do linearyzacji operacyjnego wzmacniacza...
-
CMOS differential pair transconductor with active error feedback.
PublicationW pracy przedstawiono metodę linearyzacji charakterystyki przejściowej typu
-
CMOS Low-Dropout Regulator With Improved Time Response
PublicationPrzedstawiono nową konfigurację regulatora o obniżonym spadku napięcia, w którym wykorzystano stopień wyjściowy z równoległym sprzężeniem napięciowym. Dzięki obniżonej rezystancji wyjściowej stopnia, uzyskano poprawę odpowiedzi impulsowej regulatora na szybką zmianę prądu wyjściowego.
-
Low-Power Receivers for Wireless Capacitive Coupling Transmission in 3-D-Integrated Massively Parallel CMOS Imager
PublicationThe paper presents pixel receivers for massively parallel transmission of video signal between capacitive coupled integrated circuits (ICs). The receivers meet the key requirements for massively parallel transmission, namely low-power consumption below a single μW, small area of less than 205 μm2, high sensitivity better than 160 mV, and good immunity to crosstalk. The receivers were implemented and measured in a 3-D IC (two face-to-face...
-
Filtry Gm-C czasu ciągłego - ogólna struktura i zastosowania w zagadnieniach analizy i projektowania
PublicationW pracy przedstawiono ogólny model filtrów Gm-C czasu ciągłego oraz jego opis macierzowy. Wykazano, że dowolny filtr aktywny tej klasy jest szczególnym przypadkiem zaprezentowanej struktury. Struktura ta jest szczególnie przydatna do analizy i projektowania filtrów Gm-C wysokiego rzędu, między innymi filtrów z wielopętlowym sprzężeniem zwrotnym takich jak Leap-Frog(LF) czy Follow-the-Leader (FLF). W pracy zaprezentowano szereg...
-
A 1-nS 1-V Sub-1-µW Linear CMOS OTA with Rail-to-Rail Input for Hz-Band Sensory Interfaces
PublicationThe paper presents an operational transconductance amplifier (OTA) with low transconductance (0.62–6.28 nS) and low power consumption (28–270 nW) for the low-frequency analog front-ends in biomedical sensor interfaces. The proposed OTA implements an innovative, highly linear voltage-to-current converter based on the channel-length-modulation effect, which can be rail-to-rail driven. At 1-V supply and 1-Vpp asymmetrical input driving,...
-
Projektowanie niskonapięciowych filtrów analogowych CMOS z kompresją przetwarzanych sygnałów
Publication -
Projektowanie filtrów OTA C z kompresją wartości chwilowej przetwarzanych sygnałów
PublicationW referacie omówiono podstawowe zagadnienia związane z projektowaniem i realizacją w technologii CMOS filtrów analogowych OTA C z kompresją wartości chwilowej typu pierwiastek kwadratowy (ang. square root domain filters). Przedstawiono również wyniki pomiarów wykonanego w technologii CMOS 0.35mm (AMS) scalonego filtru 6 go rzędu z kompresją typu pierwiastek kwadratowy.
-
Zastosowanie kompresji wartości chwilowej w analogowym przetwarzaniu sygnałów
PublicationKompresja wartości chwilowej sygnału jest metodą alternatywną w stosunku do klasycznej kompresji obwiedni. W referacie omówiono podstawowe zagadnienia związane z projektowaniem i realizacją w technologii CMOS filtrów analogowych z kompresją wartości chwilowej typu pierwiastek kwadratowy. Przedstawiono również wyniki pomiarów wykonanego w technologii CMOS 0.35mm scalonego filtru 6 go rzędu z kompresją typu pierwiastek kwadratowy.
-
Generalized adaptive notch filters with frequency debiasing for tracking of polynomial phase systems
PublicationGeneralized adaptive notch filters are used for identification/tracking of quasi-periodically varying dynamic systems and can be considered an extension, to the system case, of classical adaptive notch filters. For general patterns of frequency variation the generalized adaptive notch filtering algorithms yield biased frequency estimates. We show that when system frequencies change slowly in a smooth way, the estimation bias can...
-
Analogowy filtr GM-C odbiornika GSM z automatycznym dostrajaniem częstotliwości
PublicationW referacie przedstawiono scalony analogowy filtr CMOS Gm-C z układem automatycznego dostrajania charakterystyk częstotliwościowych, spełniający wymagania filtru kanałowego odbiornika telefonii komórkowej GSM. Jest to w pełni różnicowy dolnoprzepustowy filtr eliptyczny 5-go rzędu, charakteryzujący się niskim poborem mocy (2,4 mW) i małą powierzchnią struktury krzemowej (0,31 mm2). Częstotliwość graniczna filtru jest dostrajana...
-
Adjustable fractional-delay filters utilizing the Farrow structure and multirate techniques. [Przestrajalne filtry o opóźnieniu ułamkowym wykorzystujące strukturę Farrowa i techniki wieloszybkościowe]
PublicationDo efektywnej realizacji ułamkowo opóźniających, przestrajalnych filtrów FIR (o skończonej odpowiedzi impulsowej) można wykorzystywać strukturę Farrowa. Jednakże, niezależnie od efektywności w porównaniu z innymi strukturami, jej złożoność implementacyjna szybko rośnie ze wzrostem szerokości pasma filtru. Celem zredukowania złożoności numerycznej, zaproponowano podejście wieloszybkościowe. W tym podejściu sygnał wejściowy jest...
-
Bulk linearized CMOS differential pair transconductor for continuous-time OTA-C filter design
PublicationIn this paper, the MOS differential pair driven simultaneously from gates and bulk terminals is described. An approximated analytical solution of the voltage to current transfer function has been found for the proposed circuit. Four possible combinations of gate and bulk connections of the input signal are presented. Basing on the configuration giving the best linearity, the operational transconductance amplifier (OTA) has been designed...
-
Fifth-order low-pass CMOS OTA-C continuous-time filter with on-chip automatic tuning
PublicationW pracy przedstawiono budowę operacyjnego wzmacniacza transkonduktancyjnego (OTA) zasilanego napięciem stałym 2.8-4.5V wykonanego w technologii CMOS0.8um n-well. Wzmacniacz ten wykorzystano do budowy dolnoprzepustowego filtru czasu ciągłego typu OTA-C piątego rzędu. W układzie scalonym umieszczono także blok automatycznego dostrajania częstotliwości odcięcia filtru. Przedstawiono wyniki symulacji komputerowych (modele MOS BSIM3v3)...
-
Collective filter evaluation of an FSD filter-based resampling algorithm. [online] W: Online Symposium for Electronics Engineers. Techonline Bedford, Massachusetts, USA. [Dostęp: 15 stycznia**2002]. Dostępny w World Wide Web: http://www.techonline.com/community/ed_resource/feature_article/14917/[6 s. 5 rys.] Badanie algorytmu zmiany szybkości próbkowania realizowanego w oparciu o filtry FSD za pośrednictwem analizy filtru zbiorczego.
PublicationW pracy przedstawiono koncepcję filtru zbiorczego dla potrzeb oceny jakościalgorytmu zmiany szybkości próbkowania realizowanego w oparciu o filtry u-łamkowo-opóźniające (FSD). W przypadku takiego algorytmu przepróbkowania dowyznaczania każdej próbki wyjściowej potrzebny jest filtr FSD o innm opóź-nieniu ułamkowym. Z kolei jakość takiego filtru zależy właśnie od jego opóź-nienia, co stwarza problemy w ocenie jakości samego...
-
ASIC Design Example of Complex SoC with FPGA Prototyping
PublicationThe paper presents an example of the System on a Chip design, where the FPGA prototyping has been used. Two FPGA prototypes have been realized. The first FPGA prototype uses AVNET board containing Xilinx Virtex4 device accompanied by custom board with required devices. The second FPGA prototype has been built using the custom PCB with Xilinx Virtex-4 XC4VLX60 FPGA accompanied by all needed external components. The final system...
-
ASIC Design Example of Complex SoC with FPGA Prototyping
PublicationThe paper presents an example of the System on a Chip design, where the FPGA prototyping has been used. Two FPGA prototypes have been realized. The first FPGA prototype uses AVNET board containing Xilinx Virtex4 device accompanied by custom board with required devices. The second FPGA prototype has been built using the custom PCB with Xilinx Virtex-4 XC4VLX60 FPGA accompanied by all needed external components. The final system...
-
Design of IIR digital filters with non-standard characteristics using differential evolution algorithm
PublicationW artykule przedstawiono zastosowanie algorytmu ewolucji różnicowej do projektowania filtrów cyfrowych o niestandardowych charakterystykach. Przy użyciu tego algorytmu zaprojektowano trzy filtry z charakterystykami amplitudowymi: liniowo narastającą, liniowo opadającą i nieliniowo narastającą. Filtry uzyskane tą metodą są stabilne i ich charakterystykispełniają wszystkie założenia projektowe.
-
Obiektowy system do wspomagania projektowania filtrów analogowych CMOS.** 2001, 89 s., 66 rys. 17 tab. bibliogr. 103 poz. maszyn. Rozprawa doktorska (2002.02.26), Wydz. ETI, P. Gdań. Promotor:prof. dr.hab.inż. Michał Białko.
Publication.
-
Projektowanie filtrów cyfrowych IIR o nietypowych charakterystykach przy użyciu algorytmu ewolucji różnicowej
PublicationW artykule przedstawiono zastosowanie algorytmu ewolucji różnicowej do projektowania filtrów cyfrowych o nietypowych charakterystykach amplitudowych. Przy użyciu proponowanej metody zaprojektowano trzy filtry o charakterystykach: liniowo narastającej, liniowo opadającej oraz nieliniowo narastającej. Opisane tą metodą filtry są stabilne a ich charakterystyki amplitudowe spełniają wszystkie założenia projektowe.
-
Gain Correction for Nearly Optimal Variable Fractional Sample Delay Filter Design
PublicationJedną z najbardziej efektywną numerycznie metodą projektowania filtrów jest metoda okien. Sprawia to, że takie podejście bardzo dobrze nadaje się do implementacji filtrów ułamkowoopóźniających o zmiennym opóźnieniu, gdzie wymagana jest częsta aktualizacja współczynników takiego filtru. Z drugiej strony, jeżeli wymagane są filtry wysokiej jakości wybór okna jest najczęściej problematyczny. Z tego powodu w pracy rozpatrzono użycie...
-
Materiały sorpcyjne wykorzystywane w maskach ochronnych
PublicationOd zarania dziejów ludzie starają się chronić przed chorobami zakaźnymi, stosując środki ochrony osobistej, do których należą maski ochronne. Z uwagi na obecnie panującą pandemię wirusa SARS-CoV-2, noszenie masek stało się normą w walce z koronawirusem. Jednak zagrożenia dla górnych dróg oddechowych nie stanowią wyłącznie wirusy, lecz również cząstki stałe zawieszone w powietrzu. Szczególnie w krajach wysoko uprzemysłowionych,...