Filtry
wszystkich: 1388
-
Katalog
- Publikacje 1305 wyników po odfiltrowaniu
- Konferencje 1 wyników po odfiltrowaniu
- Osoby 16 wyników po odfiltrowaniu
- Laboratoria 1 wyników po odfiltrowaniu
- Zespoły Badawcze 3 wyników po odfiltrowaniu
- Kursy Online 12 wyników po odfiltrowaniu
- Wydarzenia 1 wyników po odfiltrowaniu
- Dane Badawcze 49 wyników po odfiltrowaniu
wyświetlamy 1000 najlepszych wyników Pomoc
Wyniki wyszukiwania dla: MAGNITUDE ESTIMATION, FPGA
-
FPGA computation of magnitude of complex numbers using modified CORDIC algorithm
PublikacjaIn this work we present computation of the magnitude of complex numbers using a modified version of the CORDIC algorithm that uses only five iterations. The relationship between the computation error and the number of CORDIC iterations are presented for floating-point and integer arithmetics. The proposed modification of CORDIC for integer arithmetic relies upon the introduction of correction once basic computations are performed...
-
Improved magnitude estimation of complex numbers using alpha max and beta min algorithm
PublikacjaThe paper presents an improved algorithm for calculating the magnitude of complex numbers. This problem, which is a special case of square rooting, occurs for example, in FFT processors and complex FIR filters. The proposed method of magnitude calculation makes use of the modified alpha max and beta min algorithm. The improved version of the algorithm allows to control the maximum magnitude approximation error by using an adequate...
-
FPGA realization of an improved alpha max plus beta min algorithm
PublikacjaThe generalized improved version of the alpha max plus beta min square-rooting algorithm and its realization in the Field Programmable Gate Array (FPGA) are presented. The algorithm computes the square root to calculate the approximate magnitude of a complex sample. It is especially useful for pipelined calculations in the DSP. In case of four approximation regions it is possible to reduce the peak error form 3.95% to 0.33%. This...
-
Implementation of magnitude calculation of complex numbers using improved alpha max plus beta min algorithm
PublikacjaThe paper presents the hardware implementation of the improved alpha max plus beta min algorithm for calculating the magnitude of complex numbers. This version of the algorithm requires the general division which is performed using a noniterative multiplicative division algorithm. We analyze in detail the division algorithm, its error and the impact of finite word-length signal representations on the assumed total computation error....
-
Open-Source Coprocessor for Integer Multiple Precision Arithmetic
PublikacjaThis paper presents an open-source digital circuit of the coprocessor for an integer multiple-precision arithmetic (MPA). The purpose of this coprocessor is to support a central processing unit (CPU) by offloading computations requiring integer precision higher than 32/64 bits. The coprocessor is developed using the very high speed integrated circuit hardware description language (VHDL) as an intellectual property (IP) core. Therefore,...
-
Cyfrowy akcelerator wybranych modułów standardu kompresji wideo H.264
PublikacjaW artykule przedstawiono konfigurowalny cyfrowy akcelerator estymacji ruchu przeznaczony dla enkodera wideo standardu H.264. Akcelerator został zaimplementowany w technologii FPGA oraz w układzie ASIC w technologii UMC 90 nm. Obie implementacje zostały zweryfikowane, a szczegółowe wyniki pomiarów akceleratora ASIC zostały porównane z innymi dostępnymi w literaturze propozycjami. System został zoptymalizowany do współpracy z oprogramowaniem...
-
Cyfrowy akcelerator wybranych modułów standardu kompresji wideo H.264
PublikacjaW komunikacie przedstawiono konfigurowalny cyfrowy akcelerator estymacji ruchu (motion estimation) przeznaczony dla enkodera wideo standardu H.264. Akcelerator został wstępnie zaimplementowany w układzie FPGA VIRTEX6-VLX365T, a następnie w układzie ASIC w technologii UMC 90 nm. Obie implementacje zostały zweryfikowane pozytywnie, a szczegółowe wyniki symulacji i pomiarów akceleratora ASIC zostały porównane z innymi dostępnymi w...
-
Realization of multi-operand modular adders in the FPGA technology
PublikacjaW pracy opisano projektowanie i realizację struktur wielooperandowych sumatorów modularnych (MOMA) w środowisku Xilinx FPGA z użyciem technologii Virtex-6. Projekt oparty jest na pamięciach LUT (26x1), które symulują małe pamięci RAM służące jako podstawowy komponent do realizacji sumatorów. W pracy pokazano MOMA dla dodawania modularnego operandów 5-bitowych. Najpierw rozważono ogólne struktury MOMA i następnie dwa podstawowe...
-
Implementation of Addition and Subtraction Operations in Multiple Precision Arithmetic
PublikacjaIn this paper, we present a digital circuit of arithmetic unit implementing addition and subtraction operations in multiple-precision arithmetic (MPA). This adder-subtractor unit is a part of MPA coprocessor supporting and offloading the central processing unit (CPU) in computations requiring precision higher than 32/64 bits. Although addition and subtraction operations of two n-digit numbers require O(n) operations, the efficient...
-
ASIC Design Example of Complex SoC with FPGA Prototyping
PublikacjaThe paper presents an example of the System on a Chip design, where the FPGA prototyping has been used. Two FPGA prototypes have been realized. The first FPGA prototype uses AVNET board containing Xilinx Virtex4 device accompanied by custom board with required devices. The second FPGA prototype has been built using the custom PCB with Xilinx Virtex-4 XC4VLX60 FPGA accompanied by all needed external components. The final system...
-
Hardware implementation of digital image stabilization using optical flow algorithm and FPGA technology
PublikacjaW artykule przedstawiono efektywną procedurę uproszczenia algorytmu przepływu optycznego oraz jego realizację w układzie programowalnym FPGA. Zmodyfikowany algorytm wykorzystuję metodę blokowego dopasowania podobszarów oraz jednowymiarową reprezentację podobszarów. Dodatkowo, funkcja korelacji oparta jest o normę L1. W rezultacie uzyskano zmniejszenie zużytych zasobów kosztem nieznacznej utraty dokładności. Zarówno dokładność,...
-
ASIC Design Example of Complex SoC with FPGA Prototyping
PublikacjaThe paper presents an example of the System on a Chip design, where the FPGA prototyping has been used. Two FPGA prototypes have been realized. The first FPGA prototype uses AVNET board containing Xilinx Virtex4 device accompanied by custom board with required devices. The second FPGA prototype has been built using the custom PCB with Xilinx Virtex-4 XC4VLX60 FPGA accompanied by all needed external components. The final system...
-
Design and realization of two-operand modular adders in the FPGA
PublikacjaW pracy zaprezentowano strukturę sumatorów modularnych w środowisku Xilinx z użyciem rodziny układów Virtex-6. Rozważono dwa typy sumatorów, jeden dla modułów 5-bitowych i drugi dla 6-bitowych. Zaprojektowano ich struktury i podano eksperymentalne wyniki implementacji.
-
FPGA implementation of reverse residue conversion based on the new Chinese Remainder Theorem II- Part I
PublikacjaW pracy opisano implementację algorytmu konwersji z systemu resztowego do systemu binarnego opartą na nowej formie chińskiego twierdzenia o resztach określanego jako CRT II.Nowa forma CRT nie wymaga operacji modulo M , gdzie M jest zakresem liczbowym systemu resztowego, jednak wymagana jest pewna liczba mnożników. W środowisku FPGA jest zwykle dostępne są mnożniki, stąd mogą być one wykorzystane do realizacji konwertera. Głównym...
-
Inrush and short circuit current identification based on real-time spectral analysis with the use of the FPGA FFT processor
PublikacjaW artykule przedstawiono krótkookresową analize widmową prądu załączeniowego i prądu zwarciowego transformatora w czasie rzeczywistym z zastosowaniem procesora FFT zrealizowanego w FPGA. Otrzymane widmo ułatwia rozróżnienie rodzaju prądu, co może być zastosowanei do lepszego sterowania zabezpieczneiem różnicowo-prądowym. Określono tez teoretyczne przebiegi prądów dla przyjetego modelu transformatora. Przeprowadzono ponadto analizę...
-
FPGA implementation of reverse residue conversion based on the new Chinese Remainder Theorem II- Part II,- Experimantal results
PublikacjaW pracy opisano realizację sprzętową konwertera z systemu resztowego do systemu binarnego. Konwerter jest oparty na nowej formie chińskiego twierdzenia o resztach CRT II. Teoretyczne aspekty takiej konwersji przedstawiono w części I. Implementację konwertera wykonano w środowisku Xilinx FPGA. Zaprezentowano ogólną architekturę konwertera, a także opisano realizację wybranych bloków. Podano ilość koniecznych zasobów sprzętowych...
-
Implementacja w FPGA algorytmu detekcji krawędzi obrazu w czasie rzeczywistym
PublikacjaW artykule przedstawiono projekt architektury oraz implementację układową toru przetwarzania wstępnego obrazu z modułem detekcji krawędzi. Układ został zaimplementowany w FPGA Intel Cyclone. Zrealizowany moduł wykorzystuje pięć wybranych algorytmów wykrywania krawędzi, w tym Robertsa, Sobela i Prewitt.
-
Przegląd metod szybkiego prototypowania algorytmów uczenia maszynowego w FPGA
PublikacjaW artykule opisano możliwe do wykorzystania otwarte narzędzia wspomagające szybkie prototypowanie algorytmów uczenia maszynowego (ML) i sztucznej inteligencji (AI) przy użyciu współczesnych platform FPGA. Przedstawiono przykład szybkiej ścieżki przy realizacji toru wideo wraz z implementacją przykładowego algorytmu prze-twarzania w trybie na żywo.
-
Implementation of AES cryptography alghoritm in FPGA
PublikacjaW artykule przedstawiono porównanie dwóch realizacji algorytmu kryptograficznego AES w układzie programowalnym FPGA. W pierwszej wersji zrealizowano algorytm prosty i odwrotny łącznie z modułami sprzętowej realizacji rozwijania klucza. W drugiej wersji klucze są rozwijane programowo poprzez wbudowany procesor. Obie realizacje zostały przetestowane praktycznie na płytce prototypowej. Przedstawiono osiągnięte przepustowości jak również...
-
Tonality Estimation and Frequency Tracking of Modulated Tonal Components
PublikacjaA novel method for tonality estimation and frequency tracking of tonal components modulated in frequency and amplitude is presented. The algorithm detects the local maxima of magnitude spectra corresponding to three contiguous frames of a signal and matches them into the tonal track candidates. The magnitude-based and phase-based methods are used to estimate the frequency jumps between spectrum maxima belonging to the tonal track...
-
Weryfikacja asynchronicznych układów cyfrowych w strukturach FPGA
PublikacjaW artykule przedstawione zostały podstawowe informacje dotyczące typowych klas układów asynchronicznych. Wymienione klasy zostały następnie przeanalizowane pod kątem możliwości ich implementacji w układach programowalnych FPGA. Klasa "micropipelines" omówiona została dokładniej. W tej klasie został zaimplementowany w układzie FPGA typu Virtex2 przykładowy procesor asynchroniczny realizujący listę rozkazów swojego synchronicznego...
-
Acceleration of Electromagnetic Simulations on Reconfigurable FPGA Card
PublikacjaIn this contribution, the hardware acceleration of electromagnetic simulations on the reconfigurable field-programmable-gate-array (FPGA) card is presented. In the developed implementation of scientific computations, the matrix-assembly phase of the method of moments (MoM) is accelerated on the Xilinx Alveo U200 card. The computational method involves discretization of the frequency-domain mixed potential integral equation using...
-
Realizacja urządzeń automatyki elektroenergetycznej na bazie układów FPGA
PublikacjaW artykule opisano wykorzystanie układu FPGA do realizacji układu automatycznej synchronizacji prądnic. Zastosowanie układu FPGA zapewnia w pełni sprzętową realizację procesu synchronizacji. Gwarantuje to deterministyczną i niezawodną realizację procesu synchronizacji. Układ FPGA pozwala również na równoległą realizację poszczególnych zadań procesu synchronizacji.
-
FPGA Based Real Time Simulations of the Face Milling Process
PublikacjaThe article presents a successful implementation of the milling process simulation at the Field-Programmable Gate Array (FPGA). By using FPGA, very rigorous Real-Time (RT) simulation requirements can be met. The response time of the FPGA simulations is significantly reduced, and the time synchronization is better than in a typical RT system implemented in software. The FPGA-based approach is characterized by enormous flexibility...
-
Hardware realization of shadow detection algorithm in FPGA
PublikacjaW referacie opisano problem detekcji cieni w sekwencjach wideo. Na podstawie metod znanych z literatury opracowano algorytm detekcji cieni, działający w czasie rzeczywistym i przeznaczony do realizacji sprzętowej w układzie FPGA. Algorytmy zostały przetestowane i porównane w środowisku MATLAB. Za pomocą języka VHDL zrealizowano system detekcji cieni wykorzystujący opracowany algorytm i zaimplementowano go w układzie Virtex-4. Został...
-
Power equalization of AES FPGA implementation
PublikacjaThis paper briefly introduces side channel attacks on cryptographic hardware with special emphasis on differential power analysis(DPA). Based on existing countermeasures against DPA, design method combining power equalization for synchronous and combinatorialcircuits has been proposed. AES algorithm has been implemented in Xilinx Spartan II-E field programmable gate array (FPGA) deviceusing the standard and power-equalized methods....
-
HIGH LEVEL SYNTHESIS IN FPGA OF TCS/RNS CONVERTER
PublikacjaThe work presents the design process of the TCS/RNS (two's complement–to– residue) converter in Xilinx FPGA with the use of HLS approach. This new approach allows for the design of dedicated FPGA circuits using high level languages such as C++ language. Such approach replaces, to some extent, much more tedious design with VHDL or Verilog and facilitates the design process. The algorithm realized by the given hardware circuit is...
-
Zastosowanie układów FPGA w kryptografii.
PublikacjaW pracy przedstawiono podstawowe wymagania realizacji systemów kryptograficznych: fizyczne bezpieczeństwo, dużą przepustowość i możliwość zmiany algorytmów. Wykazano, że spośród przeanalizowanych technologii tylko układy programowalne spełniają wymienione założenia. W dalszej części opisano budowę układów FPGA, ich składowe bloki funkcjonalne oraz ogólny schemat działania algorytmów szyfrowania. Omówiono własności różnych trybów...
-
Implementacja cyfrowego systemu rozmytego w układzie FPGA
PublikacjaW artykule przedstawiono praktyczną implementację cyfrowego systemu rozmytego w układzie FPGA. Poszczególne zbiory rozmyte posiadają swój kod, który wykorzystywany jest do adresowania pamięci przechowujacej reguły. Wykorzystana technika adresowania znacznie przyspiesza proces obliczeń w porównaniu do szeregowego przetwarzania reguł.
-
Remote current measurement with FPGA digital processing
PublikacjaThe work presents an implementation of a modular measurement and control systemthat controls variants of mains supply of 230V electrical equipment. The system allowsto supervise power consumption in the office electronic equipment. The system detectsthe instant of the reduced power consumption by a device and makes possible itsswitch-off in order to reduce energy cost. The current is measured with integratedcurrent/voltage converters....
-
FPGA realization of fir filter in residue arithmetic
Publikacjaw pracy zaprezentowano realizację fpga przepływowego filtru fir o stałych współczynnikach w arytmetyce resztowej z użyciem 8 5-bitowych modułów o łącznym zakresie liczbowym 37.07 bita. zastosowano formębezpośrednią fir. mnożenia wykonywane są przy użyciu odczytu z pamięci. sumowania w każdym z kanałów są realizowane przy zastosowaniu wielopoziomowej struktury sumatora opartego o 4-operandowe sumatory csa. w stopniu końcowym wykonywane...
-
FPGA realization of the high-speed binary-to-residue converter
Publikacjaprzedstawiono architekturę i realizację w technologii fpga konwertera z systemu binarnego do systemu resztowego. algorytm konwertera oparty jest na podziale słowa wejściowego na segmenty 4-bitowe i następnie obliczeniu reszty liczby reprezentowanej przez dany segment, sumowaniu binarnym przy zastosowaniu csa i redukcji modulo w układzie dwuoperandowego sumatora modulo.
-
Code development of a DSP-FPGA based control platform for power electronics applications
PublikacjaThis paper focuses on the implementation of power electronics algorithms in control platforms based on DSP-FPGA. Today’s power electronics technology demands high power computation with high speed interfacing at the same time. The most popular configuration is a DSP for the former and a FPGA for the latter. The main goal of this work was to develop a generic control system for power electronics application, but it is explained...
-
Implementacja cyfrowego równoległego systemu rozmytego w układzie FPGA
PublikacjaW artykule przedstawiono praktyczną implementację cyfrowego równoległego systemu rozmytego w układzie FPGA. Poszczególne zbiory rozmyte posiadają swój kod, który wykorzystywany jest do adresowania pamięci przechowującej reguły. W proponowanym systemie proces wnioskowania przebiega równolegle dla aktywowanych reguł.
-
PROJEKT I IMPLEMENTACJA MODULATORA QPSK NA PLATFORMIE FPGA
PublikacjaW niniejszym artykule przedstawiono umiejscowienie modulacji cyfrowej w cyfrowym systemie radiokomunikacyjnym, opisano zasadę realizacji modulacji QPSK i strukturę modulatora, przyjętą do badań symulacyjnych i implementacji, przedstawiono wyniki badań symulacyjnych oraz sposób implementacji modulatora QPSK na platformie FPGA.
-
Naval mine detection system based of FPGA circuit
PublikacjaElectrochemical processes take place in a metal object immersed into sea water even if an anticorrosive coating is applied [1]. As a result, flowing field appears around the object. There are naval mines between many other objects situated in the sea. Naval mines can be put in the seabed in order to be more difficult to detect by sonars. Such a mine is located on the line demarking two environments of different electrical conductivity....
-
FPGA implementation of the multiplication operation in multiple-precision arithmetic
PublikacjaAlthough standard 32/64-bit arithmetic is sufficient to solve most of the scientific-computing problems, there are still problems that require higher numerical precision. Multiple-precision arithmetic (MPA) libraries are software tools for emulation of computations in a user-defined precision. However, availability of a reconfigurable cards based on field-programmable gate arrays (FPGAs) in computing systems allows one to implement...
-
Network on Chip implementation using FPGAs resources
PublikacjaW artykule przedstawiono implementację sieci typu ''Network on Chip'' w układach FPGA. Sieci typu ''Network on Chip'' stały się bardzo interesującym i obiecującym rozwiązaniem dla systemów typu ''System on Chip'' które charakteryzują się intensywną komunikacją wewnętrzną. Ze względu na inne paradygmaty projektowania nie ma obecnie dostępnych efektywnych platform do budowy prototypów sieci typu ''Network on Chip'' i ich weryfikacji....
-
FPGA realization of high-speed multi-stage FIR filter in residue arithmetic
PublikacjaW pracy przedstawiono implementację szybkiego wielostopniowego, kaskadowego filtru FIR w technologii FPGA. Zastosowanie arytmetyki resztowej pozwala na uzyskanie dużych częstotliwości próbkowania w zwiżaku z użyciem małych mnożników. Zalety wynikające z uzycia arytmetyki resztowej sa w pewnym stopniu ograniczne koniecznością wykonania skalowania przy kaskadowym połaczeniu filtrów FIR, tak aby uniknąć nadmiaru arytmetycznego. W...
-
FPGA-Based System for Electromagnetic Interference Evaluation in Random Modulated DC/DC Converters
PublikacjaField-Programmable Gate Array (FPGA) provides the possibility to design new “electromagnetic compatibility (EMC) friendly” control techniques for power electronic converters. Such control techniques use pseudo-random modulators (RanM) to control the converter switches. However, some issues connected with the FPGA-based design of RanM, such as matching the range of fixed-point numbers, might be challenging. The modern programming...
-
FPGA and ASIC implementation of the algorithm for traffic monitoring in urban areas
PublikacjaW artykule przedstawiono algorytm detekcji obrazu oraz jego realizację sprzętową w technikach FPGA i ASIC. Algorytm ten dedykowany jest do detekcji ruchu pojazdów i jest realizowany w czasie rzeczywistym. Użyto pojedynczą, umieszczoną na stałe kamerę monochromatyczną o niskiej rozdzielczości. Wykonywane są również operacje eliminacji cieni i rozjaśnień obrazu. Nachodzenie obiektów na siebie nie jest brane pod uwagę. Realizacja...
-
System detekcji miny morskiej oparty na układzie FPGA
PublikacjaObiekt metalowy znajdujący się w wodzie morskiej wytwarza wokół siebie pole elektryczne. Źródłem tego pola są procesy elektrochemiczne. Wśród wielu metalowych obiektów znajdujących się w morzu są miny morskie. Miny denne często ukryte są w dnie morza w celu utrudnienia ich wykrycia przez sonary. W pracy przedstawiono wyniki analizy numerycznej wpływu przewodności elektrycznej dna na rozkład pola elektrycznego oraz opisano system...
-
Identification of Unstable Reference Points and Estimation of Displacements Using Squared Msplit Estimation
PublikacjaThe article presents a new version of the method for estimating parameters in a split functional model, which enables the determination of displacements of geodetic network points with constrained datum. The main aim of the study is to present theoretical foundations of Msplit CD estimation and its basic properties and possible applications. Particular attention was paid to the efficacy of the method in the context of geodetic...
-
Pipelined division of signed numbers with the use of residue arithmetic in FPGA
PublikacjaAn architecture of a pipelined signed residue divider for small number ranges is presented. The divider makes use of the multiplicative division algorithm where initially the reciprocal of the divisor is calculated and subsequently multiplied by the dividend. The divisor represented in the signed binary form is used to compute the approximated reciprocal in the residue form by the table look-up. In order to reduce the needed length...
-
RNS/TCS CONVERTER DESIGN USING HIGH-LEVEL SYNTHESIS IN FPGA
PublikacjaAn experimental high-level synthesis (HLS) of the residue number system (RNS) to two’s-complement system (TCS) converter in the Vivado Xilinx FPGA environment is shown. The assumed approach makes use of the Chinese Remainder Theorem I (CRT I). The HLS simplifies and accelerates the design and implementation process, moreover the HLS synthesized architecture requires less hardware by about 20% but the operational frequency is smaller...
-
Effects of Intrauterine Environment on the Magnitude of Differences Within the Pairs of Monozygotic and Dizygotic Twins
Publikacja -
Sprzętowa realizacja algorytmu przepływu optycznego w układzie FPGA
PublikacjaW pracy przedstawiono efektywną procedurę uproszczenia algorytmu typu optical flow (OF) oraz jego realizacje sprzętową w technologii układów FPGA. Zmodyfikowany algorytm bazuje na lokalnym dopasowaniu (korelacji) podobszarów ramki aktualnej i poprzedniej. W strukturze opracowanego algorytmu wykorzystano 1-wymiarową reprezentację podobszarów oraz zapis intensywności w kodzie Gray'a, co zmniejszyło złożoność obliczeniową przy zachowaniu...
-
Implementacja zmodyfikowanego klasyfikatora wielowymiarowego typu bitmap-intersection w układzie FPGA.
PublikacjaW pracy przedstawiono zagadnienia związane z budową i implementacją wielowymiarowego klasyfikatora typu bitmap-intersection. Przedstawiono zastosowania wielowymiarowych klasyfikatorów w sprzęcie sieci komputerowych. Omówiona została szczegółowo budowa klasycznego układu takiego klasyfikatora oraz zaproponowano jego modyfikację. Omówiono rezultaty implementacji zmodyfikowanego klasyfikatora w układzie programowalnym FPGA.
-
Lattice filter based autoregressive spectrum estimation with joint model order and estimation bandwidth adaptation
PublikacjaThe problem of parametric, autoregressive model based estimation of a time-varying spectral density function of a nonstationary process is considered. It is shown that estimation results can be considerably improved if identification of the autoregressive model is carried out using the two-sided doubly exponentially weighted lattice algorithm which combines results yielded by two one-sided lattice algorithms running forward in...
-
Zastosowanie FPGA i CPLD w systemach CPS
Kursy Online -
Realizacja algorytmów szyfrowania symetrycznego w układach FPGA Xilinx Virtex II.
PublikacjaW pracy zaprezentowano realizację algorytmów szyfrowania symetrycznego w układach FPGA firmy Xilinx z najnowszej rodziny Virtex II. Podkreślono zalety użycia układów programowalnych w systemach kryptograficznych w stosunku do układów ASIC oraz rozwiązań programowych. Przedstawiono struktury szyfrów blokowych Rijndael, Serpent i Twofish oraz moduły składowe i sposób ich realizacji w układach FPGA. Porównano architektury przetwarzania...
-
Ellipse-fitting algorithm implementation in the impedance measurement system based on DAQ card with FPGA
PublikacjaThe paper presents an implementation of the ellipse-fitting algorithm in the impedance measurement system based on DAQ card equipped with FPGA chip. The method implementation was tested by simulation means as well as experimentally in the designed and presented measurement system. Finally, the limit values of sampling parameters which assures satisfying accuracy were given.
-
Woltomierz wektorowy z wykorzystaniem DFT na bazie układu FPGA dla analizatora spektroskopii impedancyjnej
PublikacjaW pracy zaproponowano i przetestowano nową koncepcję woltomierza wektorowego z wykorzystaniem cyfrowego przetwarzania sygnałów. Obliczenia prowadzone są sukcesywnie z akwizycją próbek sygnałów pomiarowych, bez gromadzenia ich w pamięci, przy zachowaniu wysokiej częstotliwości próbkowania. Wymaganej mocy obliczeniowej dostarcza układ FPGA. Do obliczania transformaty użyto pamięci wzorca sinusa umieszczonej w układzie FPGA oraz 4...
-
Implementation of multi-operand addition in FPGA using high-level synthesis
PublikacjaThe paper presents the results of high-level synthesis (HLS) of multi-operand adders in FPGA using the Vivado Xilinx environment. The aim was to estimate the hardware amount and latency of adders described in C-code. The main task of the presented experiments was to compare the implementations of the carry-save adder (CSA) type multi-operand adders obtained as the effect of the HLS synthesis and those based on the basic component...
-
Implementacja cyfrowego systemu rozmytego z dwukanałowym blokiem wnioskowania w układzie FPGA
PublikacjaW artykule przedstawiono praktyczną implementację cyfrowego systemu rozmytego z dwukanałowym blokiem wnioskowania w układzie FPGA. Poszczególne zbiory rozmyte posiadają swój kod, który wykorzystywany jest do adresowania pamięci przechowującej reguły. Wykorzystanie techniki adresowania, a także równoległego wnioskowania znacznie przyspiesza proces obliczeń.
-
Lattice filter based multivariate autoregressive spectral estimation with joint model order and estimation bandwidth adaptation
PublikacjaThe problem of parametric, autoregressive model based estimation of a time-varying spectral density function of a multivariate nonstationary process is considered. It is shown that estimation results can be considerably improved if identification of the autoregressive model is carried out using the two-sided doubly exponentially weighted lattice algorithm which combines results yielded by two one-sided lattice algorithms running...
-
Empirical analyses of robustness of the square Msplit estimation
PublikacjaThe paper presents Msplit estimation as an alternative to methods in the class of robust M-estimation. The analysis conducted showed that Msplit estimation is highly efficient in the identification of observations encumbered by gross errors, especially those of small or moderate values. The classical methods of robust estimation provide then unsatisfactory results. Msplit estimation also shows high robustness to single gross errors...
-
Fpga implementation of the two-stage high-speed fir filter in residue arithmetic
Publikacjaw pracy przedstawiono implementację szybkiego, dwustopniowego kaskadowego filtru fir w technologii fpga z użyciem arytmetyki resztowej. zastosowanie arytmetyki resztowej pozwala na uzyskanie dużych częstotliwości potokowania w związku z użyciem małych mnożników. zalety arytmetyki resztowej są ograniczane w pewnym stopniu koniecznością wykonywania skalowania po pierwszym stopniu filtru celem uniknięcia nadmiaru arytmetycznego. w...
-
Measurement of magnetic signals of vehicles with denoising by matched filtering with FPGA FFT processor
PublikacjaW artykule przedstawiono realizację systemu do analizy i identyfikacji pojazdów oparty na pomiarze indukcji magnetycznej. Proponowany system może być zastosowany do wykrywania i identyfikacji pojadów zawierających elementy ferromagnetyczne, które zaburzają pole magnetyczne ziemi. Zaburzenie to można zmierzyć przy zastosowaniu trójosiowych magnetometrów transduktorowych, pracującyh w układzie różnicowycm. Zastosowano w systemie...
-
OBLICZANIE MODUŁU LICZBY ZESPOLONEJ W FPGA Z UŻYCIEM ALGORYTMU CORDIC
PublikacjaW pracy przedstawiono obliczanie modułu liczb zespolonych z użyciem zmodyfikowanejwersji algorytmu CORDIC przy zastosowaniu pięciu stopni iteracyjnych. Zaprezentowanozależność wielkości błędu od liczby stopni algorytmu CORDIC dla arytmetykizmiennoprzecinkowej jak również zbadano wpływ użycia arytmetyki całkowitej.Zaproponowana modyfikacja algorytmu CORDIC dla arytmetyki całkowitej polega nawprowadzeniu korekcji po zakończeniu podstawowych...
-
New results on estimation bandwidth adaptation
PublikacjaThe problem of identification of a nonstationary autoregressive signal using non-causal estimation schemes is considered. Noncausal estimators can be used in applications that are not time-critical, i.e., do not require real-time processing. A new adaptive estimation bandwidth selection rule based on evaluation of pseudoprediction errors is proposed, allowing one to adjust tracking characteristics of noncausal estimators to unknown...
-
The prns butterfly synthesis in the FPGA
Publikacjaw pracy przedstawiono sprzętową implementację elementarnych obliczeń, określanych jako obliczenia motylkowe, dla splotu realizowanego z użyciem wielomianowego systemu resztowego(ang. polynomial residue number system - prns). obliczenia są wykonywane z zastosowaniem reprezentacji systemu diminished-1. opisano syntezę układu realizującego obliczenie motylkowe w środowisku xilinx w układzie virtex 4. podano również wymaganą ilość...
-
The PRNS butterfly in the FPGA technology
PublikacjaW publikcaji zaprezentowano koncepcję realizacji motylka konwesji wejściowej w Wielomianowym Systemie Resztowym (Polynoamil Residue Number System, PRNS). Omówiono wykorzystanie reprezentacji liczb w systemie diminished-1 w prezentowanym rozwiązaniu oraz przedstawiono wynik syntezy ukłądu w środowisku Xilinx ISE.
-
Estimation of electrode contact in capacitive ECG measurement
PublikacjaIn the paper a method of electrode’s contact estimation in capacitive electrocardiogram (CECG) is presented. Proposed solution allows estimation of contact quality for each individual electrode. This enables construction of multi-electrode CECG systems, where electrode pairs can be selected on the basis of the individual electrode contact quality.
-
The impact of resistance exercise range of motion on the magnitude of upper-body post-activation performance enhancement
Publikacja -
FPGA realization of the high-speed residue-to-binary converter based on chinese remainder theorem
PublikacjaW pracy przedstawiono architekturę, realizację FPGA oraz symulację numeryczną na poziomie bitowym szybkiego konwertera z systemu resztowego do systemu binarnego dla modułów 5-bitowych opartego na chińskim twierdzeniu o resztach. Algorytm konwertera obejmuje obliczanie projekcji ortogonalnych poprzez odczyt pamięci oraz sumowanie modulo M realizowane dwustopniowo, pierwszy stopień oparty o sumatory CSA umożliwia redukcję do zakresu...
-
Time Delay Estimation in Two-Phase Flow Investigation Using the γ-Ray Attenuation Technique.
PublikacjaTime delay estimation is an important research question having many applications in a range of technologies. Measurement of a two-phase flow in a pipeline or an open channel using radioisotopes is an example of such application. For instance, the determination of velocity of dispersed phase in that case is based on estimation of the time delay between two stochastic signals provided by scintillation probes. The proper analysis...
-
FPGA-Based Implementation of Real Time Optical Flow Algorithm and Its Applications for Digital Image Stabilization
PublikacjaAn efficient simplification procedure of the optical flow (OF) algorithm as well as its hardware implementation using the field programmable gate array (FPGA) technology is presented. The modified algorithm is based on block matching of subsets of successive frames, and exploits one-dimensional representation of subsets as well as the adaptive adjustments of their sizes. Also, an l1-norm-based correlation function requiring no...
-
Scaling of signed residue numbers with mixed-radix conversion in FPGA with extended scaling factor selection
PublikacjaA scaling technique of signed residue numbers in FPGA is proposed. The technique is based on conversion of residue numbers to the Mixed-Radix System (MRS). The scaling factor is assumed to be a moduli product from the Residue Number System (RNS) base. Scaling is performed by scaling of MRS terms, the subsequent generation of residue representations of scaled terms, binary addition of these representations and generation of residues...
-
FPGA-Based Real-Time Implementation of Detection Algorithm for Automatic Traffic Surveillance Sensor Network
PublikacjaArtykuł opisuje sprzętową implementację w układzie FPGA algorytmu wykrywającego pojazdy, przeznaczonego do zastosowania w autonomicznej sieci sensorowej. Zadaniem algorytmu jest detekcja poruszających się pojazdów w obrazie z kamery pracującej w czasie rzeczywistym. Algorytm ma na celu oszacowanie parametrów ruchu ulicznego, takich jak liczba pojazdów, ich kierunek ruchu i przybliżona prędkość, przy wykorzystaniu sprzętu sieci...
-
Analysis of magnetic signals of vehicles aided by matched filtering with FPGA FFT processor
PublikacjaW artykule przedstawiono system analizy i identyfikacji pojazdów oparty na pomiarze indukcji magnetycznej. Do tego celu jest stosowany zestaw czujników magnatycznych pracujących bezprzewodowo, który pozwala na monitorowanie ruchu pojazdów na lotniskach, w potrach i punktach kontroli granicznej. System taki może być zastosowany do wykrywania i identyfikacji pojadów zawierających elementy ferromagnetyczne, które zaburzają pole magnetyczne...
-
Density smoothness estimation problem using a wavelet approach
PublikacjaIn this paper we consider a smoothness parameter estimation problem for a density function. The smoothness parameter of a function is defined in terms of Besov spaces. This paper is an extension of recent results (K. Dziedziul, M. Kucharska, B. Wolnik, Estimation of the smoothness parameter ). The construction of the estimator is based on wavelets coefficients. Although we believe that the effective estimation of the smoothness...
-
A simplified channel estimation procedure for NB-IoT downlink
PublikacjaThis paper presents a low-complexity channel estimation procedure which is suitable for use in energy-efficient NB-IoT user equipment devices. The procedure is based on the well-established least squares scheme, followed by linear interpolation in the time domain and averaging in the frequency domain. The quality of channel estimation vs. signal-to-noise ratio is evaluated for two channel models and compared with the performance...
-
Estimators of covariance matrices in Msplit(q) estimation
PublikacjaThis paper proposes methods for the determination of covariance matrices of Msplit(q) estimators. The solutions presented here allow Msplit(q) estimation to be supplemented by the operations from the domain of accuracy analysis (especially that concerning estimators of parameters). Theoretical forms of covariance matrices of Msplit(q) estimators were established using the empirical influence functions and the equivalent covariance...
-
implementacja algorytmu stabilizacji obrazu z kamery w układzie FPGA
PublikacjaW systemach monitorujących ruch uliczny wykorzystywane są algorytmy wstępnego przetwarzania obrazu takie jak: filtracji, kompresji oraz stabilizacji. Algorytmom tym stawiane są następujące wymagania: praca w czasie rzeczywistym, minimalna moc pobierana ze źródła zasilania (systemy zasilane bateryjnie), zajmowanie niewielkich zasobów sprzętowych (układy FPGA czy CPLD) oraz wykonywanie jedynie podstawowych operacji arytmetycznych...
-
Superconducting cavity driving with FPGA controller
Publikacja -
TESLA cavity driving with FPGA controller
Publikacja -
A Simplistic Downlink Channel Estimation Method for NB-IoT
PublikacjaThis paper presents a downlink channel estimation method intended for a Narrowband Internet of Things (NB-IoT) access link. Due to its low computational complexity, this method is well suited for energy-efficient IoT devices, still providing acceptable reception quality in terms of signal-to-noise (SNR) performance. This paper describes the physical layer of NB-IoT within the scope of channel estimation, and also reviews existing...
-
Asynchronous Networked Estimation System for Continuous Time Stochastic Processes
PublikacjaIn this paper we examine an asynchronous networked estimation system for state estimation of continuous time stochastic processes. Such a system is comprised of several estimation nodes connected using a possibly incomplete communication graph. Each of the nodes uses a Kalman filter algorithm and data from a local sensor to compute local state estimates of the process under observation. It also performs data fusion of local estimates...
-
Distributed state estimation using a network of asynchronous processing nodes
PublikacjaWe consider the problem of distributed state estimation of continuous-time stochastic processes using a~network of processing nodes. Each node performs measurement and estimation using the Kalman filtering technique, communicates its results to other nodes in the network, and utilizes similar results from the other nodes in its own computations. We assume that the connection graph of the network is not complete, i.e. not all nodes...
-
Distributed state estimation using a network of asynchronous processing nodes
PublikacjaWe consider the problem of distributed state estimation of continuous-time stochastic processes using a~network of processing nodes. Each node performs measurement and estimation using the Kalman filtering technique, communicates its results to other nodes in the network, and utilizes similar results from the other nodes in its own computations. We assume that the connection graph of the network is not complete, i.e. not all nodes...
-
IFE: NN-aided Instantaneous Pitch Estimation
PublikacjaPitch estimation is still an open issue in contemporary signal processing research. Nowadays, growing momentum of machine learning techniques application in the data-driven society allows for tackling this problem from a new perspective. This work leverages such an opportunity to propose a refined Instantaneous Frequency and power based pitch Estimator method called IFE. It incorporates deep neural network based pitch estimation...
-
Comparison of developed gaze point estimation methods
PublikacjaThis paper presents the software part of an inexpensive hands-free eye tracking system. The system works using infrared illumination like most of the available eye trackers. Two methods allowing estimation the gaze point on computer screen are compared. Research on effectiveness of these methods is discussed and the better one is indicated.
-
Zastosowanie FPGA i CPLD w systemach CPS 2023/24
Kursy Online -
Analiza widmowa w czasie rzeczywistym prądów udarowych transformatora z zastosowaniem procesora FFT w technologii FPGA
PublikacjaW artykule przedstawiono krótkookresową analizę widmową prądu załączeniowego i prądu zwarciowego transformatora w czasie rzeczywistym z zastosowaniem procesora FFT zrealizowanego w FPGA. Określono tez teoretyczne przebiegi prądów dla przyjetego modelu transformatora. Przeprowadzono ponadto analizę wymagań związanych z obliczaniem prądu w czasie rzeczywistym.
-
Estimation of Selected Synchronous Generator Parameters Based on the Gradient Method
PublikacjaThe authors present a method for the estimation of synchronous generator model parameters using a gradient algorithm. The paper shows an example of model parameter estimation for a turbogenerator and hydrogenerator, based on the generator voltage time responses obtained during an active and reactive power rejection test.
-
Impact of cross-section centers estimation on the accuracy of the Point cloud spatial expansion using robust M-estimation and Monte Carlo simulation
PublikacjaThe point cloud spatial expansion (PCSE) method creates an alternative form of representing the shape of symmetrical objects and introduces additional descriptive geometric parameters. An important element of the procedure is determining the course of the axis of symmetry of cylindrical objects based on cross-sections of point clouds. Outliers occurring in laser measurements are of great importance in this case. In this study,...
-
Estimation of a smoothness parameter by spline wavelets
PublikacjaWe consider the smoothness parameter s*(f) of a function f∈L2(R) in terms of Besov spaces. The existing results on estimation of smoothness [K. Dziedziul, M. Kucharska and B. Wolnik, J. Nonparametric Statist. 23 (2011)] employ the Haar basis and are limited to the case 0
-
Application of neural networks for identification of forcedness having effect on magnitude of turbine rotor vibration using rotor trajectory.
PublikacjaW pracy dokonano analizy zastosowania sieci neuronowych do wyznaczenia wartości wymuszeń wpływających na wielkość drgań wirnika używając trajektorii jako parametr określający drgania. Badania przeprowadzono na powietrznej, jednostopniowej turbinie modelowej. Przemieszczenia poziome i pionowe wirnika turbiny mierzono przy pomocy systemu pomiarowego i rejestrowano na oscyloskopie cyfrowym. Przeprowadzono pomiary trajektorii ruchu...
-
Estimation of Rician K-factor Values in Urban Terrain
PublikacjaThis paper presents results of Rician K-factor estimation from CDMA2000 downlink signals recorded in the area of medium city. Signal and data processing methods used to estimate fading parameters are also briefly described.
-
Discrete-time estimation of nonlinear continuous-time stochastic systems
PublikacjaIn this paper we consider the problem of state estimation of a dynamic system whose evolution is described by a nonlinear continuous-time stochastic model. We also assume that the system is observed by a sensor in discrete-time moments. To perform state estimation using uncertain discrete-time data, the system model needs to be discretized. We compare two methods of discretization. The first method uses the classical forward Euler...
-
Discrete-time estimation of nonlinear continuous-time stochastic systems
PublikacjaIn this paper we consider the problem of state estimation of a dynamic system whose evolution is described by a nonlinear continuous-time stochastic model. We also assume that the system is observed by a sensor in discrete-time moments. To perform state estimation using uncertain discrete-time data, the system model needs to be discretized. We compare two methods of discretization. The first method uses the classical forward Euler...
-
Comparison of new position estimation algorithm for indoor environment
PublikacjaIn the paper a new position estimation algorithm based on distance measurements is presented. This algorithm is dedicated for indoor environments. In the paper the new algorithm is compared with Chan algorithm. For the comparison were used real measurements conducted inside a building.
-
The circle object detection with the use of Msplit estimation
PublikacjaThe paper presents the use of Msplit(q) - estimation in the filtration and aggregation of point clouds containing a known number of elliptical shapes with preliminary unknown - locations and dimensions. These theoretical solutions may have practical relevance especially in the modelling of terrestrial laser scanning data of objects that have similar shape to circles. Mentioned shapes can be scanned of tree trunks, columns, gutters,...
-
Direction-of-Arrival Estimation Using an ESPAR Antenna with Simplified Beam Steering
PublikacjaIn this paper, it has been shown, how electronically steerable parasitic array radiator (ESPAR) antenna, in which beam steering is done in a simple way, can be used for directionof- arrival (DoA) estimation of an unknown signal impinging the antenna. The concept is based on an ESPAR antenna having twelve parasitic elements, in which beam switching is realized by RF switches providing required loads to its parasitic elements. Numerical...
-
ESPAR Antenna-Based WSN Node With DoA Estimation Capability
PublikacjaIn this paper, we present a low-cost energy-efficient electronically steerable parasitic array radiator (ESPAR) antenna-based wireless sensor network (WSN) node designed for IEEE 802.15.4 standard that is capable of performing direction of arrival (DoA) estimation in real-life outdoor environments. To this end, we propose the WSN node architecture, design and realization that utilizes NXP JN5168 radio frequency (RF) wireless transceiver...
-
Software for development and communication with FPGA based hardware
Publikacja -
Parameterized diagnostic module implemented in FPGA structures
Publikacja -
On Adaptive Spectrum Estimation of Multivariate Autoregressive Locally Stationary Processes
PublikacjaAutoregressive modeling is a widespread parametricspectrum estimation method. It is well known that, in the caseof stationary processes with unknown order, its accuracy canbe improved by averaging models of different complexity usingsuitably chosen weights. The paper proposes an extension of thistechnique to the case of multivariate locally stationary processes.The proposed solution is based on local autoregressive...
-
Estimation of Synchronous Generator and AVR Parameters Based on Gradient and Genetic Methods
PublikacjaThe author present a method for the estimation of selected synchronous generator model and AVR parameters using a gradient and a genetic algorithm. The paper shows an example of model parameter estimation for a turbogenerator, based on the generator voltage time responses obtained during an active and reactive power rejection test